组合逻辑电路的分析与设计〖PPT教案〗数字电路

上传人:工**** 文档编号:442038 上传时间:2017-02-26 格式:PPT 页数:62 大小:1.70MB
返回 下载 相关 举报
组合逻辑电路的分析与设计〖PPT教案〗数字电路_第1页
第1页 / 共62页
组合逻辑电路的分析与设计〖PPT教案〗数字电路_第2页
第2页 / 共62页
组合逻辑电路的分析与设计〖PPT教案〗数字电路_第3页
第3页 / 共62页
组合逻辑电路的分析与设计〖PPT教案〗数字电路_第4页
第4页 / 共62页
组合逻辑电路的分析与设计〖PPT教案〗数字电路_第5页
第5页 / 共62页
点击查看更多>>
资源描述

《组合逻辑电路的分析与设计〖PPT教案〗数字电路》由会员分享,可在线阅读,更多相关《组合逻辑电路的分析与设计〖PPT教案〗数字电路(62页珍藏版)》请在金锄头文库上搜索。

1、第三章 组合逻辑 电路的分析和设计 两个路口各有一个交通灯, A、 为 1表示红灯,为 0表示绿灯。正常的情况下,两个交通灯 状态不能相同。现用变量 C 1表示正常, C 0表示故障。写出真值表、逻辑表达式并 画出逻辑电路图。 A B C 0 0 0 0 1 1 1 0 1 1 1 0 逻辑电路 组合逻辑电路 时序逻辑电路 无记忆,现时的输出仅取决于现时的输入,与输出的原状态无关。 有记忆,现时的输入除了与现时输入有关外还与输出原状态有关 一、 逻辑代数基本定律和恒等式 1. 公理 2. 定律( 可用真值表证明 ) 逻辑代数(布尔代数) 补充公式 运算优先顺序: 先括号, 然后乘, 最后加。

2、吸收规律 1. 原变量的吸收: A+ 证明: A+(1+B)=A1=A 利用运算规则可以对逻辑式进行化简。 例如: )(被吸收 2. 反变量的吸收: 证明: )(例如: C A C A A 被吸收 3. 混合变量的吸收: 证明: 例如: 1 吸收 吸收 4. 反演规律: A B 0 1 1 1 10 1 0 1 1 0 11 0 0 1 0 1 11 1 1 0 0 0 0A B 以用列真值表的方法证明: 有关异或逻辑的定律 0 0 1 1 0 1 0 1 0 1 1 1 0 1 1 1 二、 逻辑代数基本定律 1. 代入规则 任何一个含有变量 将等式中所有变量,则等式仍然成立,这就是代入规则

3、。 B( A+C) =C 将所有出现的 +式仍成立。 B(A+D)+C=B(A+D)+D+如: 由此反演律能推广到 n n A2121n 21n 对一个原函数求反函数的过程叫做反演。 反演规则是说将原逻辑函数中所有的 “ ”变成 “ +”, “ +”变成“ ”; 0换成 1, 1换成 0;原变量换成反变量,反变量换成原变量 。这样所得到的新逻辑函数就是其反函数,或称为补函数。 注: 括号、然后与、最后或”的运算优先顺序; 练习: 3. 对偶规则 如果把任何一个逻辑表达式 ”换成 “ +”, “ +”换成“ ”; 0换成 1, 1换成 0, 则得到一个新的逻辑式,这个叫 对偶规则:如果两逻辑表达

4、式相等,则它们的对偶式也相等。 A0=0, A+1=1 A+A+B)(A+C) A(B+C)=C 实际问题 逻辑变量含义及 状态定义 真值表 逻辑表达式 三、逻辑函数的代数变换与 化简法 数字逻辑电路 1. 逻辑函数的变换 与或式 与非与非式 在原函数式上加两个非号, 用摩根定理展开一个 2. 逻辑函数的化简 1 A 1)化简概念(与 (1) 乘积项的数目最少 (2) 每个乘积项中变量的个数也最少 2)代数法化简(公式法化简) (1) 合并项法 公式: 例: 解: )A C(2) 吸收法 公式 : 例 : ( 3) 消去法 公式 : 例 : )(4) 配项法 公式 : 例 : C )()( (

5、5) 补充公式 ( )()( ) )(反演 A(C( 配项 被吸收 被吸收 B(练习: 1. 练习: 2. 作业: d,e,f,g,h i a,b,c a,b 一、最小项的定义及其性质 小项 是所有 个变量只出现一次)。 若两个最小项只有一个变量以原、反区别,称它们 逻辑相邻 。 如 逻辑函数的卡诺图化简法 和 如三变量最小项 : A B 逻辑相邻 逻辑相邻的项可以 合并,消去一个因子 最小项的性质: 1. 2. 2个变量的 2 1) 对任一最小项,只有一组变量取值使它的值为 1, 而其它各组变量取值都使此最小项为 0 2) 不同的最小项,使它的值为 1的变量取值不同。 3. 全体最小项之和为

6、 1。 4. 任意两个最小项的乘积为 0。 三变量最小项的编号表 最小项表达式是一些最小项的 和 。任何一个逻辑函数 都 可以写成 唯一 的最小项表达式。 二、最小项表达式 真值表 最小项表达式 一般表达式 三、 用 卡诺图 表示逻辑函数 1. 卡诺图 把 些最小项的位置是按逻辑相邻性原则排列的,即每个方格中的最小项与其周围相邻方格中的其它最小项只有一个变量不同。 2变量卡诺图 3变量卡诺图 4变量卡诺图 方法:找到逻辑函数所包含的最小项,然后 在卡诺图上将这些最小项对应的位置处填 1,其余部分填 0。 例:将逻辑函数 用卡诺图表示。 解:首先将函数化成最小项之和的形式 A 0 01 11 1

7、0 0 1 0 0 1 00 0 1 1 C B化简的依据:相邻的两个方格为一,可消去一个变量; 相邻的四个方格为一,可消去两个变量。 C 邻的 8个方格为 1,可以消去三个变量 A 卡诺图化简步骤: 1、将逻辑表达式化成最小项表达式(可省) 2、在卡诺图中填入 1和 0 “ 方”: 每个圈包含 21、 2、 4、 8、 16 “ 新”: 方格可重复被圈,但每个圈都有新的方格 “ 少”: 圈数尽可能少 注意: 1. 边、角的相邻性 3、合并最小项(画圈) “ 大”: 圈尽可能大,圈内的方格尽量多 2、不能漏项 4、写出化简后的表达式 :将每个圈对应的与项相加 例:化简 F(A,B,C,D)=m

8、(0,2,3,5,6,8,9,10,11, 12,13,14,15) D 00 01 11 10 00 01 1 0 1 10 1 0 11 1 1 11 1 1 111 10 A 例:化简 1不一定要化成最小项表达式 2化简结果可以不同 例:化简 3也可以圈 0,但是写出的是原函数的反函数 (或与式) 关项(任意项、约束项) 有的输入变量的取值组合对应的函数值是 1还是 0皆可,并不影响电路的功能;还有的时候,某些输入变量的取值总不会出现,如某些输入总是为 0,这些变量取值也不影响逻辑函数。我们把这些最小项称为任意项。 用约束条件可以表示其约束性, 如: 我们把这些称为约束项。 0)7,2,

9、1( 于这些任意项的取值不影响输出函数,既可以把它们作为 1、也可以作为 0。 例: 化简逻辑函数 )9,7,6,1()15,5,4,0( 简 =0 作业: 练习: 、 B、 C、 的二进制编码 , 当 X 5时 , 输入 , 否则为 0, 求 与或 ” 表达式 。 第 3章 组合逻辑电路的分析与设计 辑代数 辑函数的卡诺图化简法 3 3 组合逻辑电路的分析 分析:已知电路 逻辑功能 步骤: (1) 写出各输出端的逻辑表达式; (2) 列出相应的真值表; (3) 确定电路的逻辑功能。 例 1: 已知逻辑电路,分析该电路的功能。 解 (1) 写逻辑表达式 (2) 列真值表 (3) 确定逻辑功能

10、二变量异或电路 例 2 :已知逻辑电路,分析该电路的功能 解 (1) 写逻辑表达式 (2) 列真值表 (3) 确定逻辑功能 译码器: 为控制端, : 已知逻辑电路,分析该电路的功能 0 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 3 4 组合逻辑电路的 设计 设计:已知功能函数 逻辑电路 (2) 列出相应的真值表; (4) 按照设计要求进一步变换表达式,并画出逻辑电路图。 步骤 (1) 确定输入变量和输出变量 ; (3) 由真值表写出逻辑表达式或卡诺图并化简; 例 1:设计三人表决电路( A、 B、 C)。每人一个按键,如果同意则按下,不同意则不按。结果用指示灯表示,多数同意时指示灯亮,否则不亮。 (2)卡诺图 (1)真值表 A B C 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1A 0 01 11 10 0 1 0 0 1 00 1 1 1C A、 B、 C

展开阅读全文
相关资源
相关搜索

当前位置:首页 > IT计算机/网络 > 嵌入式开发/单片机

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号