读出电路噪声分析前言前言噪声是制约红外读出电路性能的主要因素之一，它限制了探测器对微小电流的识别能 力读出电路主要是由 MOS 管和与 MOS 工艺兼容的电容组成的，电容和 MOS 管都会产 生噪声，其中电容的噪声是因为制造不均匀所产生空间阵列噪声，而 MOS 管的噪声是由 于其固有特性引起的，并且是读出电路中主要的噪声源 读出电路的噪声按产生机制来说主要分为三大类：一是器件固有的噪声如热噪声和 1/f 噪声以及散粒噪声；二是由电路结构和工作方式引起的噪声，如 KTC 噪声和衬底噪声；三 是制造误差引起的空间噪声，如固定图形噪声为了了解噪声的特性，需要对各种噪声的 产生原因进行分析1/f 噪声噪声1/f 噪声又叫闪烁噪声，是 MOS 管的一种固有噪声噪声的产生原因是 MOS 管是表 面型器件，衬底和二氧化硅的接触面存在界面态和缺陷，由于这些界面态和缺陷能俘获载 流子，使得表面电荷产生起伏，从而在栅极产生噪声电压1/f 噪声可以用串联在栅极的电 压源来模拟，近似的噪声电压可以表示为：fWLCKox1V2n其中 K 是与工艺有关的参数，Cox是单位面积氧化层电容，W 和 L 是 MOS 管宽度和有效 长度，f 是频率。
由上式可以知道 1/f 噪声与 f 成反比，故这种噪声在低频时比较突出，主 要表现在 20kHZ 以下，所以 1/f 噪声也称为低频噪声从噪声电压与 WL 的反比关系可以 看出，要减少 1 f 噪声的方法就是必须增加器件面积PMOS 晶体管输送空穴是在“埋沟” 中，也就是在距氧化物和硅界面有一定距离的地方，另一方面在 CMOS 电路中 PMOS 管 的宽长比一般比 NMOS 大，在采用工艺最短沟道长度时，面积比 NMOS 管大，故 PMOS 晶体管的 1/f 噪声比 NMOS 晶体管的低，所以，用 PMOS 晶体管来代替 NMOS 晶体管 能降低电路的 1/ f 噪声固定图形噪声（固定图形噪声（FPN））由于半导体材料和制造工艺等原因，读出电路每个像素单元 不可能完全一样而会出现 偏差，所以当输入相同的探测信号时，读出的结果也会不一致，称这种阵列电路所特有的 空间噪声为固定图形噪声（Fixed Pattern Noise） 一般来说，材料和制造工艺给像素电路带来的偏差表现为相同 MOS 管尺寸的不一致 以及相同尺寸 MOS 管阈值电压的不同前者的偏差对于目前的高精度集成电路加工工艺 来说，一般都比较小，其对噪声的影响也不大。
但是阈值电压的偏差对于模拟电路性能的 影响是比较严重的，尤其对于象红外焦平面阵列读出电路这样的微弱模拟信号处理电路来说更是如此这是因为 MOS 管阈值电压的偏差可以 1:1 的转化为 Vgs的偏差，而 Vgs又直 接影响着 MOS 管的漏电流在实际工作中，由阈值电压偏差引入的空间噪声比由入射辐 射所输出的信号要大数百倍甚至更大这种因阵列的非均匀性引入的空间噪声严重影响了 焦平面阵列输出信号的动态范围，成为制约红外焦平面阵列提高性能的主要瓶颈之一KTC 噪声噪声读出电路的另一种主要噪声就是 KTC 噪声，它是由 MOS 管和电容共同引起的在读 出电路中，积分电容要通过复位管周期性的复位，当复位管导通时，其沟道电阻会产生热 噪声，其效果会传输到电容上去，从而形成了 KTC 噪声其噪声等效模型如图 1 所示：图 1 KTC 噪声等效模型 图中，VR是复位管沟道电阻热噪声电压，R 为 MOS 管沟道电阻，C 为积分电容，可以得 出从 VR到 Vout的传输函数为 sRCs11 VVRout根据噪声传输原理，输出端噪声平方电压为14114)()()(22222 fCRKTRjVVfSfS nout nout输出总的噪声功率表为： 01 2222,0tan2414 CKT CKTdf fCRKTRPoutn由上式可以看出，KTC 噪声的大小与积分电容的大小成反比，因此增大积分电容可以 减小 KTC 噪声电压。
但积分电容增大又会增大电路的容性阻抗，使电路的充放电时间增加， 从而降低了电路速度同时需要指出的是，KTC 噪声本质上是一种热噪声，是 MOS 管沟 道载流子随机运动产生的电压波动产生的，所以温度越高，KTC 噪声越大散粒噪声散粒噪声散粒噪声是和二极管或双极晶体管的电流波动联系在一起的当载流子经过一个耗尽 区时产生的电流波动便产生了噪声MOS 管工作在亚阈值区时，也存在因此，必须要有电 流和势垒来产生散粒噪声散粒噪声也建模为 WGN（广义的高斯噪声） ，因为它具有 0 均 值，且具有非常宽的平带谱密度如下图所示，散粒噪声通常由与直流电流 i 并联的一个电流源 I(t)来表示，其谱密度正比于直流电流 ifqifSI，)(脉冲开关噪声脉冲开关噪声读出电路有很多 MOS 开关，如行选管，复位管，以及列选管等当这些开关开启和 闭合时，会通过栅源或栅漏交叠电容将脉冲电平耦合到采样电容上如图 2 所示图 2 电荷注入效应当 CK 为高电平时，NMOS 开关沟道会形成电子反型层，当开关闭合时，漏极电荷会 被 Vin吸收，而源极电荷会叠加到电容 CH上，在电容上形成一个高电平或者低电平跳变， 从而引入了噪声。
减小这种噪声的方法主要是采用互补开关管如图 3 所示，其原理是电子和空穴相互抵 消，减小了电荷注入效应图 3 互补开关示意图主要噪声所占比例（参考）主要噪声所占比例（参考）各种噪声在读出电路中占的比例是不同的，在不同频率，占主导的噪声类型也会不同， 并且不同结构的读出电路，各种噪声的影响也会不同因此文献中一般只研究主要噪声的 原理和抑制方法，很少会研究不同噪声的比重文献 1 通过频谱分析发现，开关脉冲噪声iI(t)图 4.6 散粒噪声模型 主要表现在工作频率和其 2 倍频时，KTC 噪声主要表现在复位脉冲频率和其 2 倍频时，1/f 噪声主要表现在低于 1KHZ 时下表是文献对各种噪声分析的 MATLAB 仿真结果表 1 各种噪声所占比重（参考）上表显示，1/f 噪声占得比例最大，在室温和低温下都达到了 90%以上，且 KTC 噪声和脉 冲开关噪声是第二个主要噪声源需要注意的是，表中数据只能作为参考，具体读出电路 的噪声应该具体分析 文献 2 对读出电路的噪声进行了频域分析，如图所示图 读出电路的噪声功率谱 从图中可以看出，在读出电路的有效频域内，低频时占主导的是 1/f 噪声，高频时，占主 导的是 KTC 噪声，且整个噪声谱呈现低频特性，即低频时噪声大。
抑制噪声的方法抑制噪声的方法目前运用最广泛最成功的抑制噪声的方法是采用相关双取样电路（CDS） 相关双取样 的原理是利用了噪声在时间上的相关性，即在很短间隔的两个时间点，同一节点上噪声的 大小很接近那么在同一节点上极短时间内取样两次再进行相减，噪声就可以很大程度上 减小相关双采样技术能有效消除 KTC 噪声，也能降低 1/f 噪声和 FPN 噪声 可以证明，KTC 噪声的相关系数为 C RoffReP 式中 τ 为两次采样的时间间隔，Roff 为电容节点处 MOS 管的截止电阻，C 为电容 因此，通过相关双采样后的 KTC 噪声为)1 (VnCRoffeCKT 中我们可以看出，τ 越小， RoffC 越大，则两次采样间 KTC 噪声的相关性越大，用 CDS 方法抑制噪声的效果就越明显由公式（5－2）我们可以看出，由于 τ（通常等于积分时 间）的存在，KTC 噪声不可能完全消除，但是 τ 通常为 100μs 或更小量级，而 RoffC在 ms 或 s 量级，故 CDS 技术能消除大部分 KTC 噪声典型的典型的 CDS 电路电路相关双取样电路有很多种，下面介绍两种最常见的电路。
双电容相关双采样结构双电容相关双采样结构双电容相关双采样结构利用两个电容在不同时间采样，然后将采样信号相减的原理， 其结构如图所示图 3 双电容相关双采样的电路结构 图 3 中 SH1 和 SH2 是采样开关，用 MOS 管实现，C1 和 C2 为采样电容，在极短时间 内进行两次采样，然后经过差分放大器实现信号相减，完成噪声抑制的功能 DI 型像素单元的双电容 CDS 电路结构如图 4 所示：图 4 DI 型像素单元双电容 CDS 电路结构实例单电容相关双采样电路单电容相关双采样电路单电容相关双采样电路的原理是利用电容上的电荷不能突变和电荷守恒原理其结构图 5 如下所示：图 5 单电容 CDS 电路结构首先对采样电容记性复位，然后对采样电容进行积分，在积分时间结束时进行一次采样， 此时 K1 和 K2 都闭合，所以 V1（T1）=VRES-VINT V2（T1）=0 紧接着开关 K2 断开，对电容再次复位，设此时时间为 T2，在 T2 时刻对电容采样，根据 电容上电荷不能突变以及电荷守恒可以得到 V1（T2）=VRES C（V1（T2）-V2（T2） ）=C（V1（T1） ） 可以得到 V2（T2）=VINT 此时所采得的信号是净积分信号，减弱了噪声信号。
这种电路的优点死结构简单，且不需 要后续的差分放大器 DI 型像素单元的单电容 CDS 电路结构如图 6 所示：图 6 DI 型像素单元单电容 CDS 电路结构实例。