隔离缺陷设计

《隔离缺陷设计》由会员分享，可在线阅读，更多相关《隔离缺陷设计（1页珍藏版）》请在金锄头文库上搜索。

1、隔离缺陷设计隔离缺陷设计当出现致命缺陷的时候，观察和审查缺陷是很困难的，即便是采用扫描电子显微镜(SEM)也是如此。目前，国际半导体技术蓝图(ITRS)2001 年的最新资料表明，不论在垂直还是在水平面上，所需要的缺陷隔离的复杂性正在按指数增长，这一点引起了人们的极大关注。某些电路的失效并没有留下像多条纹或金属空洞之类可以察觉得到的物理痕迹。产业界迫切需要检测和诊断电学缺陷的方法。蓝图也着重强调了关于铜互联和双镶嵌结构的重要成品率问题（如下表所示） 。工业上需要一种检测铜导线中的空洞的方法。也需要用于测量具有高纵横比结构的 CD 的方法，并希望提供关于沟道、通路、触点及其侧墙截面的 CD 信息

2、。在镶嵌沟道的底部或底部附近的缺陷是最险恶的，在蓝图中它们被当作一个重大挑战来加以强调。随着电子元件的尺寸升级到 90nm, 就要求能够检测出尺寸约为 40nm的任何缺陷。如果不把高生产能力和高灵敏度结合起来，就不能在线进行这些测量。由于即将引进新材料，对于具有介面层的高 k 栅电介质和电容器电介质而言，工业界也需要它们的基准材料和标准的测量方法。对于其它像金属互连阻挡层和低 k 介质阻挡层之类的薄膜，也需要有相同的能力。退一步说，产业界也需要了解，电学测试结构必须怎样变化才能反映新材料（如高 k 栅电介质和金属电极）的性质。因此，需要建立一些模型，这些模型能够针对如介电常数、表面状况、可靠性

3、、击穿和隧道效应等一些性能，因为这些事情与加工工艺和材料状况密切相关。随着划线尺寸越来越小，测试结构不断发生着日新月异的革命性变化。例如，覆盖层对工艺的变化极为敏感，还必须改进测试结构以确保划线测量和在片性能之间保持正确的相互关系。为了研发稳定的基准材料，标准组织需要具有最先进的研发和生产能力。蓝图还强调要把生产中的合格率管理系统和 WIP 管理系统很好地结合起来。对于先进的工艺控制和设备管理而言，也需要标准的、易于集成的界面。 蓝图还增添了关于晶片环境控制的新章节。因此，也越来越需要监控晶圆片背面上的尘埃。从实用观点上看，还存在着严重的与度量衡和成品率管理工具相关的投资回报问题。由于度量衡工具和合格率管理工具应该比其它加工工具（如物理气相沉积、CVD（化学气相沉积、刻蚀等）约提前两年得到，因此在首次引进之后的两年内，可以不用大量购买度量衡工具。工业界尚不知应如何解决这个问题。