《lvds接口定义及原理知识》由会员分享，可在线阅读，更多相关《lvds接口定义及原理知识（7页珍藏版）》请在金锄头文库上搜索。
1、lvdslvds 接口定义及原理知识接口定义及原理知识LVDS 接口定义 作者:bechade 更新时间:2007-9-22 7:31:10 文章录入:chfygl -20PIN 单 6 定义：1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16 空 17 空 18 空 19 空 20 空每组信号线之间电阻为（数字表 120 欧左右）20PIN 双 6 定义：1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11
2、：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+19：CLK1- 20：CLK1+每组信号线之间电阻为（数字表 120 欧左右）20PIN 单 8 定义：1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+每组信号线之间电阻为（数字表 120 欧左右）30PIN 单 6 定义：1：空 2：电源 3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R
3、1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28 空 29 空 30 空每组信号线之间电阻为（数字表 120 欧左右）30PIN 单 8 定义：1：空 2：电源 3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28 空
4、 29 空 30空每组信号线之间电阻为（数字表 120 欧左右）30PIN 双 6 定义：1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+每组信号线之间电阻为（数字表 120 欧左右）30PIN 双 8 定义：1：电源 2：电源 3：电源 4：空 5：空 6：空 7：地 8：R0- 9：R0+ 10：R1
5、- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+每组信号线之间电阻为（数字表 120 欧左右）一般 14PIN、20PIN、30PIN 为 LVDS 接口。什么是 LVDS？现在的液晶显示屏普遍采用 LVDS 接口，那么什么是LVDS 呢？ LVDS（Low Voltage Differential Signaling)即低压差分信号传输，是一种满足
6、当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至 2V，因此它还能满足未来应用的需要。此技术基于 ANSI/TIA/EIA-644 LVDS 接口标准。 LVDS 技术拥有 330mV 的低压差分信号 (250mV MIN and 450mV MAX) 和快速过渡时间。 这可以让产品达到自 100 Mbps 至超过 1 Gbps 的高数据速率。此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。LVDS 技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速 TTL 信号线路以提供窄式高速低功耗 LVDS 接口。这些芯
7、片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。 LVDS 解决方案为设计人员解决高速 I/O 接口问题提供了新选择。 LVDS 为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。更 先进的总线 LVDS (BLVDS)是在 LVDS 基础上面发展起来的，总线 LVDS (BLVDS) 是基于 LVDS 技术的总线接口电路的一个新系列，专门用于实现多点电缆或背板应用。它不同于标准的 LVDS，提供增强的驱动电流，以处理多点应用中所需的双重传输。 BLVDS 具备大约 250mV 的低压差分信号以及快速的过渡时间。这可以让产品达到自 100 Mbps 至超
8、过 1Gbps 的高数据传输速率。此外，低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的 +/-1V 共模范围和热插拔器件。 BLVDS 产品有两种类型，可以为所有总线配置提供最优化的接口器件。两个系列分别是：线路驱动器和接收器 和串行器/解串器芯片组。总 线 LVDS 可以解决高速总线设计中面临的许多挑战。 BLVDS 无需特殊的终端上拉轨。 它无需有源终端器件，利用常见的供电轨（3.3V 或 5V） ，采用简单的终端配置，使接口器件的功耗最小化，产生很少的噪声，支持业务卡热插拔和以 100 Mbps 的速率驱动重载多点总线。 总线 LVDS 产品为设计人员解决高速多点总
9、线接口问题提供了一个新选择。 附件：摘 要：介绍了 LVDS（低电压差分信号）技术的原理和应用，并讨论了在单板和系统设计中应用 LVDS 时的布线技巧。 关键词： LVDS PCB 设计 1 LVDS 介绍 LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分 PCB 线对或平衡电缆上以几百 Mbps 的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 几十年来，5V 供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集
10、成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。 减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS） 。LVDS 物理接口使用 1.2V 偏置提供 400mV 摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声） 。LVDS 驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL 和PECL 技术依赖于供电电压，ECL 要求负的供电电压，PECL 参考正的供电电压总线上电压值（Vcc)而定。而 GLVDS 是一种发展中的标准尚未确定的新技术，使用 500mV 的供电
11、电压可提供 250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图 1。 LVDS 在两个标准中定义。IEEE P1596.3(1996 年 3 月通过)，主要面向 SCI(Scalable Coherent Interface)，定义了 LVDS 的电特性，还定义了 SCI 协议中包交换时的编码；ANSI/EIA/EIA-644(1995 年 11 月通过)，主要定义了 LVDS 的电特性，并建议了 655Mbps 的最大速率和 1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接
12、口都能正常工作。 LVDS 具有许多优点：终端适配容易；功耗低；具有 fail-safe 特性确保可靠性；低成本；高速传送。这些特性使得 LVDS 在计算机、通信设备、消费电子等方面得到了广泛应用。图 2 给出了典型的 LVDS 接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL 信号和 LVDS 信号之间的转换。互连器包含电缆、PCB 上差分导线对以及匹配电阻。 LVDS 驱动器由一个驱动差分线对的电流源组成通常电流为 3.5mA)，LVDS 接收器具有很高
13、的输入阻抗，因此驱动器输出的电流大部分都流过 100 的匹配电阻，并在接收器的输入端产生大约 350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑1和逻辑0状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了 PCB 板的效能，减少了成本。 不管使用的 LVDS 传输媒质是 PCB 线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS 要求使用一个与媒质相匹配的终端电阻（10020） ，该电阻终止了环流信号，应该
14、将它尽可能靠近接收器输入端放置。LVDS 驱动器能以超过 155.5Mbps 的速度驱动双绞线对，距离超过 10m。对速度的实际限制是：送到驱动器的 TTL 数据的速度；媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个 TTL 信道和一个 LVDS 信道的复用转换，以提高信号速率，降低功耗。并减少传输媒质和接口数，降低设备复杂性。 LVDS 接收器可以承受至少1V 的驱动器与接收器之间的地的电压变化。由于 LVDS 驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.
15、2V+2.2V。建议接收器的输入电压范围为：0V+ 2.4V。 2 LVDS 系统的设计 LVDS 系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。 2.1 PCB 板 (A）至少使用 4 层 PCB 板（从顶层到底层）：LVDS 信号层、地层、电源层、TTL 信号层； （B）使TTL 信号和 LVDS 信号相互隔离，否则 TTL 可能会耦合到 LVDS 线上，最好将 TTL 和 LVDS 信号放在由电源地层隔离的不同层上； （C）使 LVDS 驱动器和接收器尽可能地靠近连接器的 LVDS 端； （D）使用分布式的多个电容来旁路 LVDS 设备，表面贴电容靠近电源地层管脚放置； （E）电源层和地层应使用粗线，不要使用50 布线规则；（F）保持 PCB 地线层返回路径宽而短； （G）应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系统的地层； （H）使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。 2.2 板上导线
