《静态ram与动态ram相比》由会员分享，可在线阅读，更多相关《静态ram与动态ram相比（9页珍藏版）》请在金锄头文库上搜索。
1、第七章第七章 RAMRAM 与与 ROMROM例 7.1 静态 RAM 与动态 RAM 相比，各有什么特点?解：两种 RAM 列成表以作比较比较内容静态 RAM动态 RAM存储容量较大存储容量更大功耗较大更小存取速度快更快例 7.2 将包含有 32768 个基本存储单元的存储电路连接成 4096 个字节的 RAM，则：(1)该 RAM 有几根数据线?(2)该 RAM 有几根地址线?解： 一个基本存储单元存放有一位二进制信息，一个字节为 8 位二进制信息，32768=215=2128=21223。所以：(1) 有 8 根数据线；(2) 有 12 根地址线，一次访问一个字节，即 8 位数据。例 7
2、.3 RAM 的容量为 256字位，则： (1)该 RAM 有多少个存储单元?(2)该 RAM 每次访问几个基本存储单元?(3)该 RAM 有几根地址线?解： 一个基本存储单元存放有一位二进制信息，所以 1024 字位容量就有：(1) 1024 个基本存储单元；(2) 由四个基本存储单元组成一个 4 位的存储单元，所以，该存储器每次访问 4个基本存储单元；(3) 有 256=28，所以有 8 根地址线。例 7.4 试用 256字位的 RAM，用位扩展的方法组成一个 256*8 字位的 RAM，请画出电路图。解：256字位的 RAM 只有 4 位数据线，要扩大成 8 位时应采用位扩展的方法实现。
3、将 8位地址线、片选线、读/写控制线并联，RAM（1）的 4 位作扩展后 8 位的高 4 位，RAM（2）的 4 位作为扩展后的低 4 位，组成扩展后的 8 位数据输出。其扩展的连接电路如图所示：例 7.5 C850 是 64*1 字位容量的静态 RAM，若要用它扩展成一个 128*4 字位容量的 RAM，需要几块 C850?并画出相应的电路图。解：该例原地址为 64=26为 6 位，现要有 128=27，需用 7 位地址线，因此要用地址扩展；数据线只有 1 位，现需要 4 位数据，同时要进行数据位扩展；所以要有 8 块 C850 是 64*1字位容量的静态 RAM。其连接后的电路如图所示：A
4、5A0C850 RAM1C850 RAM4C850 RAM1C850 RAM2C850 RAM2C850 RAM3C850 RAM3C850 RAM41A6D3D2D1D0例 7.6 按照编程工艺不同，只读存储器大致可分为哪几类?各有什么特点?解： 熔丝/反熔丝型，EPROM 型，E2PROM 型，Flash Memory 型等。例 7.7 设某个只读存储器由 16 位地址构成，地址范围为 000FFF(16 进制)。现将它分为RAM、I/O、ROM1 和 ROM2 等四段，且各段地址分配为 RAM 段：000DFFF；I/O 段：E000E7FF；ROM1 段：F000F7FF；ROM2 段
5、：F800FFFF。试：(1)设 16 位地址标号为 A15A14A1A0，则各存储段内部仅有哪几位地址值保持不变?(2)根据高位地址信号设计一个选择存储段的地址译码器。解：解：（1）RAM 存储段地址：A15A14A1A0为 00000000000000001101111111111111，所有的地址都变；IO 存储段地址为11100000000000001110011111111111，只有 A15A14A13A12A1111100 的地址不变；ROM1 存储段具体地址为 11110000000000001111011111111111 只有A15A14A13A12A1111110 五位地
6、址不变；同理 ROM2 不变的地址为A15A14A13A12A1111111 五位；（2）因此，四个存储区的地址译码输出方程分别为：131415AAARAM 1112/AARAMOI11121314151AAAAAROM 11121314152AAAAAROM画出相应的框图如下：例 7.8 利用数据选择器和数据分配器的原理，将二只 64*8 容量的 ROM 分别变换成一只512*1 字位和一只 256*2 字位 ROM。解：变换成 5121 字位时用 8 选 1 的数选择器，变换成 2562 字位的系统时用双 4 选 1 的数据选择器，它们的电路图分别如下：例 7.9 有两块 16KB(204
7、8*8)的 ROM，试用它们构成：(1)32KB(4096*8)的 ROM；(2)32KB(2048*16)的 ROM。解：（1）用二片 16KB(2048*8)的 ROM，加一个反相器即可实现 32KB(4096*8)的 ROM，连接连续存储器RAM I/O ROM1 ROM2D2=A2D1=A1D0=A0;例 7.11 试用 PROM 设计一个二位二进制数的乘法器。设被乘数为 A1、A0，乘数为 B1 、B0，乘积为 P3、P2、P1、P0。试问：(1)PROM 的容量应该为多少字位?(2)画出 PROM 实现该乘法器的编程逻辑图。解： (1) 244；P3=A1(2)P2=A1P1=A0
8、P0=A0例 7.12 已知某逻辑电路如例 7.12 图所示，其中 74LS161 为一个四位二进制计数器，PROM中对应地址存放的数据如例表 7.12 所示，设计数器初态为“0000” ，D=(D3D2D1D0)2,试：(1)画出 T=040 秒内，输出数据 D 关于时间的变化波形。(2)分析该电路实现了何种功能?(3)若要用该电路实现一个近似的正弦波发生器，则 PROM 中的数据应如何存放(4)若要改善波形的性能(如减少失真)，电路应如何改造?图例 7.12 表例 7.12 3A2A1A0A3D2D1D0D3A2A1A0A3D2D1D0D0 0 0 00 0 0 01 0 0 01 0 0
9、 00 0 0 10 0 0 11 0 0 10 1 1 10 0 1 00 0 1 01 0 1 00 1 1 00 0 1 10 0 1 11 0 1 10 1 0 10 1 0 00 1 0 01 1 0 00 1 0 00 1 0 10 1 0 11 1 0 10 0 1 10 1 1 00 1 1 01 1 1 00 0 1 00 1 1 10 1 1 11 1 1 10 0 0 1解： 三角波发生器。例 7.13 CPLD 器件与 FPGA 器件相比，各有哪些特点?它们分别适合设计何种类型的逻辑电路?例 7.14 参考教材图 7.25，试问单独用一个 GLB 最多可实现多少个逻 辑
10、变量的逻辑函数?能否用它们实现这些变量组成的的所有逻辑函数?解： 18 个，否。例 7.15 参考教材图 7.34，试问四变量输入的逻辑函数发生器，需要多少个存储单元控制?最多可产生多少个逻辑函数?又可当作容量为多少字位的高速 SARM? 相应的地址输入、数据输出是什么?解： 24个存储单元；216种逻辑运算；16(字)1(位)的 SRAM。例 7.16 现要设计一个模四的可逆二进制计数器，当输入 X=0 时，实现加法计数，X=1 时，实现减法计数。试画出描述该计数器的 ASM 流程图。例 7.17 现要设计一个 110 序列脉冲检测器，设输入序列为 X，输出为 Z。试画出描述该序列脉冲检测器的 ASM 流程图。例 7.18 (上机例)在 Lattice 公司的 ISP Synario 开发环境下，设计一个能显示时、分、秒的数字钟电路，并要求时、分、秒可调。例 7.19 (上机例)在 Xilinx 公司的 Foundation 1.5 开发环境下，设计一 个 8 位8 位的定点二进制乘法器。
