《计算机组成原理试 习题答案》由会员分享，可在线阅读，更多相关《计算机组成原理试 习题答案（29页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理试题 1 答案一、选择题（共 20 分，每题 1 分） 1C 2C 3C 4A 5A 6A 7D 8A9C10B11B12B13A14B 15C16B17B18A19C20A 二、填空题（共 20 分，每空 1 分）1A停止 CPU 访问主存 B周期挪用CDMA 和 CPU 交替访问主存2A8 B8C8 D93A2127(1-223)B2129C2128(-21-223) D-21274A申请分配阶段 B寻址阶段C传输阶段 D结束阶段5A机器周期B节拍6A指令操作码 B 时序 C状态条件 三、名词解释（共 10 每题 2 分） 1机器周期 答：机器周期：基准，存取周期。 2周期挪
2、用 答：周期挪用：DMA 方式中由 DMA 接口向 CPU 申请占用总线，占用一个存取周期。3双重分组跳跃进位 答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时 产生，大组与大组间的进位串行传送。 4水平型微指令 答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看， 直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水 平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。 5超标量 答：超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即 以并行操作方式将两条或两条以上
3、指令编译并执行，在一个时钟周期内需要多个功能部件。四、计算题（共 5 分）答：由 A = = -0.1011，B = = -0.011 （1 分）1611167得 A补 = 1.0101，B补 = 1.1001 （1 分）（2 分） A+B补 = A补 = 1.0101+B补 = 1.10011 0.1110丢掉两操作数符号均为 1，结果的符号为 0，故为溢出。 （1 分） 五、简答题（共 15 分） 1 （5 分）答： （1）一地址指令格式为（1 分）OPMAOP操作码字段，共 7 位，可反映 120 种操作； M 寻址方式特征字段，共 3 位，可反映 5 种寻址方式； A 形式地址字段，共
4、 16 7 3 = 6 位 （1 分） （2）直接寻址的最大范围为 26 = 64 （1 分） （3）由于存储字长为 16 位，故一次间址的寻址范围为 216 = 65536 （1 分） （4）相对寻址的位移量为 32 + 31 （1 分） 2 （5 分）答：控制器常采用同步控制、异步控制和联合控制。 （1 分） 同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。 异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出 某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号， 再开始下一个微操作。联合控制是同步控制和
5、异步控制相结合的方式，即大多数微操作在 同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O 操作，则采用 异步控制。 （4 分） 3 （5 分）答：（每写对一个屏蔽字 1 分） 设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字 0 1 2 3 4L0 L1 L2 L3 L41 1 0 0 00 1 0 0 01 1 1 1 01 1 0 1 01 1 1 1 1六、问答题（共 20 分） （1）（5 分）I/O主存储器存储体MARMDR RRR RRR RRR RRCPU运算器MQPCCU控制单元IRACCALUX控制器（2）（5 分）ACCMQALU
6、XIRMDRPCMAR3232323232321616（3）（5 分T0PCMAR1R T1M(MAR)MDR(PC)+1PC T2MDRIROP(IR)IDT0Ad(IR)MAR1W T1ACMDR T2MDRM(MAR) (4)（5 分）Ad(CMDR)CMAR取指OP(IR)微地址形成部件CMAR Ad(CMDR)CMAR执行七、设计题（共 10 分） （1）根据主存地址空间分配为： （2 分）A15 A11 A7 A3 A02K8 位 111111111110000100000000000000011K4 位 11111111110100010000000000010001（2）选出所
7、用芯片类型及数量2K8 位 ROM 1 片 （1 分）1K4 位 RAM 2 片 （1 分） CPU 与存储芯片的连接图如图所示（6 分）ROMG12BGC B A2AGRAMRAM0Y1Y00.1101y补 = 00,01; 00.1011 对阶 （2 分）j补 = jx补- jy补= 00,10 + 11,11 = 00,01 即j = 1，表示 y 的阶码比 x 的阶码小 1，因此将 y 的尾数向右移 1 位，阶码相应加 1, 即= 00,10; 00.0101补y 这时的阶码与x补的阶码相等，阶差为 0，表示对阶完毕。补y 求和 （2 分）00.1101+ 11.0101 01.001
8、0补yS补xS补yxS S即x+y补 = 00,10; 01.0010 右规（1 分） 运算结果两符号位不等，表示尾数之和绝对值大于 1，需右规，即将尾数之和向右移 1 位，阶码加 1，故得x+y补 = 00,11; 00.1001 则 x+y = 0.1001211 五、简答题（共 20 分） 1 （4 分）答： 总线在完成一次传输周期时，可分为四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；（1 分）寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动
9、参与本次传输的从模块；（1 分）传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；（1 分）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。 （1 分） 2 （6 分，每写出一种给 1 分，最多 6 分） 答： 针对存储器，采用高速芯片 针对存储器，可以采用 Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用多体并行结构提高整机的速度； 针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链； 针对 I/O 系统，可以运用
10、DMA 技术不中断现行程序，提高 CPU 的效率。 3 （5 分）答：（每写对一个屏蔽字 1 分） 设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字 0 1 2 3 4L0 L1 L2 L3 L41 1 0 0 00 1 0 0 01 1 1 0 11 1 1 1 11 1 0 0 14 （5 分）答： （5）一地址指令格式为（1 分）OPMAOP操作码字段，共 7 位，可反映 120 种操作； M 寻址方式特征字段，共 2 位，可反映 4 种寻址方式； A 形式地址字段，共 16 7 2 = 7 位 （1 分） （6）直接寻址的最大范围为 27 = 128 （1 分）
11、（7）由于存储字长为 16 位，故一次间址的寻址范围为 216 = 65536 （1 分） （8）相对寻址的位移量为 64 + 63 （1 分） 六、 （共 15 分）问答题 1 （8 分）答： 假设进栈操作是先修改堆栈指针后存数，则出栈操作是先读数后修改堆栈指针。 （1）完成中断返回指令组合逻辑控制的微操作命令及节拍安排（4 分） 取指阶段 T0 PCMAR，1R T1 M(MAR) MDR，(PC) + 1PC T2 MDRIR，OP(IR) ID 执行阶段 T0 SPMAR，1R T1 M(MAR) MDR T2 MDRPC，(SP) + 1SP （2）完成中断返回指令微程序控制的微操作
12、命令及节拍安排（4 分） 取指阶段 T0 PCMAR，1R T1 Ad(CMDR) CMAR T2 M(MAR) MDR，(PC) + 1PC T3 Ad(CMDR) CMAR T4 MDRIR T5 OP(IR) 微地址形成部件CMAR执行阶段 T0 SPMAR，1R T1 Ad(CMDR) CMAR T2 M(MAR) MDR T3 Ad(CMDR) CMAR T4 MDRPC，(SP) + 1SP T5 Ad(CMDR) CMAR 2 （7 分）答：DMA 方式接口电路的基本组成框图如下：（3 分）以数据输入为例，具体操作如下：（4 分） 从设备读入一个字到 DMA 的数据缓冲寄存器 B
13、R 中，表示数据缓冲寄存器“满”（如 果 I/O 设备是面向字符的，则一次读入一个字节，组装成一个字） ； 设备向 DMA 接口发请求（DREQ） ； DMA 接口向 CPU 申请总线控制权（HRQ） ； CPU 发回 HLDA 信号，表示允许将总线控制权交给 DMA 接口； 将 DMA 主存地址寄存器中的主存地址送地址总线； 通知设备已被授予一个 DMA 周期（DACK） ，并为交换下一个字做准备； 将 DMA 数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块是否传送结束，若未结束，则继续传送；若己结束， （字计数器溢出） ，则 向 CPU 申请程
14、序中断，标志数据块传送结束。 七、设计题（共 10 分） 答：（1）将 16 进制地址范围写成二进制地址码，并确定其总容量。 （2 分）1111111111010110000000000001011011111111111001100000000000000110AAAAAAAAAAAAAAAA0123456789101112131415LLLL（2）根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。 由 6000H67FFH 系统程序区的范围，应选 1 片 2K8 位的 ROM（1 分） 由 6800H6BFFH 用户程序区的范围，应选 2 片 1K4 位的 RAM 芯片（1
15、分） （3）存储芯片的片选逻辑图（6 分）D3G1G2AG2B C B AY5Y4A14 A15A12A11D7D4D0WRMREQA13A10 A9A02K8 位 ROMD7D01K4 位 RAMD7D41K4 位 RAMD3D0A10A0A9A0A9A00.111（23 个 1） B2127(1-2-23) C0,0000000;1.011（22 个 1） D-2-128(2-1+2-23) 5A不统一编址 B统一编址 C访存用户程序区1K8 位系统程序区2K8 位6A电容存储电荷B2msC行D刷新地址计数器 7A微程序B38 个微程序。 三、名词解释(20 分) 1答：CMAR 控制存储器地址寄存器，用于
