《频率综合技术实验报告》由会员分享，可在线阅读，更多相关《频率综合技术实验报告（31页珍藏版）》请在金锄头文库上搜索。
1、频率综合技术实验报告姓 名：学 号：同 组 人：学 号：院 系:指导老师： 时 间：1锁相与频率合成类实验实验摘要：锁相与频率合成类实验主要利用超大规模集成芯片完成锁相环和信号发生器的设计，通过单片机系统控制各种功能，该实验包括的知识点有硬件方面：锁相与频率合成技术，单片机技术，数字电路技术等；软件方面：汇编语言设计，C51 语言设计，Protel 电路图设计等。实验要求：在做实验之前，要通过查阅资料理解该实验的设计要求，包括硬件芯片的原理和功能，以及单片机方面的知识，熟悉汇编语言和 C51 语言的编程方法，完成该实验的硬件设计和软件设计，完成以上内容才能进实验室做实验。实验一、 锁相频率合成
2、器的设计2 实验二、 锁相环路参数测试实验9实验三、 DDS 信号发生器的设计 14实验四、 基于 FPGA 的 DDS 信号源172实验一 锁相频率合成器的设计一、实验目的1. 掌握锁相环及频率合成器原理。2. 利用数字锁相环 CD4046 设计制作频率合成器。3. 利用有源滤波器将 CD4046 输出方波。二、实验仪器示波器、万用表、频率计、直流稳压源。三、实验原理1锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环（PLL）的作用，产生需要的频率。原理框图如图 1-1 所示。图 1-1 锁相环原
3、理框图由图 1-1 可知，晶体振荡器的频率 经 固定分频后得到步进参考频率ifM，将 信号作为鉴相器的基准与 分频器的输出进行比较，鉴相器的输REFfREFf N出 正比与两路输入信号是相位差， 经环路滤波器得到一个平均电压 ，dUdUcU控制压控振荡器（VCO ）频率 的变化，使鉴相器的两路输入信号相位差不c 0f断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。锁定后的频率为 即 。当预置分频数 变化时，0/i REFfMfNf0/iREFMfNf N输出信号频率 随着发生变化。锁相环中的滤波器时间常数决定了跟随输入信3号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。2
4、CD4046 锁相环工作原理数字锁相环 CD4046 由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。鉴相器有两个共用输入端 和 ，输入端INPCAIB既可以与大信号直接匹配，又可直接与小信号相接。自偏置电路可在放INPCA大器的线性区调整小信号电压增益。鉴相器为异或门，鉴相器为四组边沿触发器。由于 CD4046 的两个鉴相器输入信号均为数字信号，所以称 CD4046 位数字锁相环。压控振荡器的输出除受输入电压的控制外，还受禁止端 INH 的控制。当禁止端 INH 为高电平时，禁止 VCO 和源极跟随器工作；当禁止端 INH 为低电平时，允许 VCO 和源极跟随器输出。齐纳二
5、极管用来辅助电源电压的调整。CD4046 的功能框图和管脚排列如图 1-2 所示。图 1-2 CD4046 管脚排列和功能框图由于鉴相器为异或门，使用时要求两个输入信号必须都是占空比为 50%为对称方波，此时它的鉴相范围是 ，否则线性鉴相范围将减小。在0rad:频率合成器中，由于环路中的分频输出信号一般都不是对称方波，故都不使用鉴相器。鉴相器为四组 RS 边沿触发器，它具有鉴相/鉴频的功能，不像鉴相器依靠电平鉴相，鉴相器是依据脉冲边沿进行鉴相，对占空比无特殊要求，因而常使用在频率合成器中。鉴相器在不同输入相位差下输出的时域波形及鉴相特性曲线如 1-3 所示。4图 1-3 鉴相器的时域波形和鉴相
6、特性因为鉴相器输出级是由一个增强型 P 沟道场效应管和一个增强型 N 沟道场效应管组成的三态驱动电路，当管脚 上的参考频率 高于管脚INCAREFf上的比较信号频率时，鉴相器输出管脚 电压中的直流分量增加，INPCB 2OUT这一增加的直流分量控制 VCO 振荡频率 迅速提高；当 低于管脚 上0fREFfINPCB的比较信号频率时，管脚 电压中的直流分量减小，而这一减小的直流分2OUTPC量控制 VCO 振荡频率 迅速降低。管脚 的脉冲宽度表明了相位差 的大0f 2OUT e小，当两个输入信号相同时，则输出呈高阻状态。VCO 的输出频率最高不超过 1.5MHz（74HC4046 为 15MHz
7、 左右） ，决定振荡频率的不仅和电源电压有关，而且与外接阻容元件有关。振荡频率的定时元件有 、 和电容 ，无信号输入时，VCO 将振荡在最低频率上。当使用不同1R21C电源时， 与 的关系、 与 的关系、 / 和 / 的关系如图 1-4(a)、0fminf1R2maxfin(b)、(c) 所示。5图 1-4 VCO 频率特性参数3参考测量分析（1）VCO 的压控灵敏度 与线性度 。0K前已指出，VCO 的压控灵敏度是单位电压控制下，VCO 输出角频率的变化量，记作 ，定义为： 。 0/radsv 0maxinmaxinCU理想的压控灵敏度 应是不变的，但实际中的 是变化的，这样压控特0K0K性
8、是非线性的，通常用线性度 参量来描述线性度， 越接近 1 越好， 的定义为0maxin（2） 、 及 的测量与计算nct为环路的自然谐振角频率， 为阻尼系数， 为频率转换时间（即频率ct合成器输出从某一频率跳变到另一频率的时间） 。环路锁定后，相位差 为常量，鉴相器输出电压 是直流电压，环路滤波edU器输出 也为直流电压，用示波器可观测 的状态变化，判定环路是否入锁。cUc改变分频比 的数值，环路即刻失锁，若频差在捕捉带内，经短时间频率的牵N引，又进入锁定状态。频率合成器从失锁到入锁的时间，称为频率转换时间 。ct实际测量时，可用一低频 TTL 信号源接到 分频器预置码的某一位上。利用低N频信
9、号源高低电平，取代对应的两个可预置码，再用示波器同时观测信号源波6形和 点的波形，从示波器上读出峰值时间 和频率转换时间 的特征参数。cUmtct对应波形如图 1-5 所示。图 1-5 分频比 N 改变时的波形图 1-5 表明，TTL 方波的控制下，环路分频比 周期性的改变。鉴相器输出一个周期性频率阶跃信号， 从某一电压开始（ 或 ） 。经历一个瞬态cU1cU2响应过程，完成频率牵引和相位锁定，达到新的稳态直流电压（ 或 ） 。1c2U可以利用 和 换算出阻尼系数 和自然谐振角频率 。它们分别为ctmn224mcttt1nCD4046 中不包含环路滤波器，内部的鉴相器和压控振荡器相互独立，使用
10、者可根据不同要求，合理地设计出环路滤波器参数，由于 VCO 输入阻抗极高，在设计环路滤波器时可以不考虑其影响。因锁相环是一个典型的自控系统（即相位反馈控制系统） ， 和 是两个重要的参量，它对环路的性能影响很大。n过大时，环路滤波器特性变差，输出相位噪声增大； 过小，在频率转换过 程中， 的瞬态过冲较大，导致 加长。通常取值范围是cUct0.51:4nct由频率合成器的步进间隔 和工作频率范围，可计算出分频比 的变化REFf N范围。一般取在 。minmaxREFfN7环路滤波器通常使用 积分滤波器和无源比例积分器，如图 1-6(a)和 1-RC6(b)所示。图图 1-6 两种环路滤波器（a
11、）RC 积分器 (b) 无源比例积分器对于使用 积分器的频率合成器，有RC0maxdnRKNC式中， 是鉴相灵敏度，对数字电路的鉴相器， 是固定值。CD4046 鉴相器dKd鉴相灵敏度为 。电容 的取值范围为 。2dDVr0.1.F:对于使用无源比例积分器的频率合成器，有2max0ndRCNK210dnKR值得提到的是，若采用一节 积分器作为环路滤波器，它的稳定性、频率捕捉范围等性能较差，因此应用较少。无源比例滤波器具有两个独立的时间常数，因此 和 大体上能独立选择，这种灵活性使它获得广泛应用。n4总体设计方案总体设计方案的参考框图如图 1-7 所示。方案要求频率合器的工作范围在100160k
12、Hz,输出为方波等。数字锁相环 CD4046 中的 VCO 输出为单极性多谐振荡方波，因 CD4046 的管脚 5 加低电平时 VCO 起振、加高电平停振（ VCO 高阻输出） 。CD4046 中集成了8两个鉴相器，即 PD和 PD，前者为异或门（不用） ，后者是触发器型鉴相器（选用） 。分频器限定采用计数器 CD4522。采用三片 CD4522 组成 分频器时，每片N的预置端（ABCD）要置入数码。图 1-7 总体设计框图四、主要设计指标1输出频率范围：100160kHz ，频率步进间隔 10kHz。2限定使用数字锁相环 CD4046，要求输出信号为方波。3在频率转换 10kHz 步进间隔时
13、，要求频率转换时间小于 5ms。4设计使用 5V 稳压电源。五、实验结果本次实验由实验室提供的统一频率合成器完成锁相与频率合成类实验，该频率合成器符合上述所有设计指标，为后面其他实验打下基础，故频率合成器设计部分在此不再详述。9实验二 锁相环路参数测试实验一、实验目的1. 掌握 VCO 压控振荡器基本工作原理，加深对基本锁相环工作原理的理解；2. 熟悉锁相式数字频率合成器的电路组成与工作原理。二、实验仪器示波器、万用表、频率计、直流稳压源。三、实验内容1基本锁相环实验（1）观察锁相环路的同步过程；10（2）观察锁相环路的跟踪过程；（3）观察锁相环路的捕捉过程；（4）测试环路的同步带与捕捉带，并
14、计算它们的带宽。2锁相式数字频率合成器实验（1）在程序分频器的分频比 N=1、10、100 三种情况下：测量输入参考信号的波形；测量频率合成器输出信号的波形。（2）测量并观察最小分频比与最大分频比。四、实验步骤及记录结果1基本锁相环实验（1）观察环路的同步过程锁相环在锁定状态下，如果输入信号参考频率 保持不变，而 VCO 的振荡Rf频率 发生漂移导致 时，则在环路的反馈控制作用下，使 恢复仍然ofVfR of保持 = 的状态，这种过程叫做同步过程。Ra.实验方法：将图 8-2 电路图中 SW401、SW402 、SW403 设置为 001 状态，此时分频比为 N=1。即将程序分频器的分频比设置
15、为 1(预置为 001 状态)。实验电路的锁相环即成为基本锁相环。其 = /N= /1=Vfofob.以外接信号源作参考信号，加入方波信号源，令信号源输出一个参考频率为 50KHz、电平为 TTL 的参考信号加于相位比较器的 端。在 TP402 处测量Rf，我们可看到，这时 经过环路的反馈控制，将偏离前项测出的 的参考值vfVf of而趋向于 ，直至 也等于外接信号源的参考频率值 50KHz。这就是同步过程，Rfv基本锁相环被外加信号源锁定在 的频率上。Rf实验结果：设置方波信号为幅度为 4.5V 的 TTL 信号，由于仪器精确度和参数设置等问题，我们发现实验中加入 50KHz 的信号源信号时，锁相环已不能锁定信号，故略微减小输入信号频率，在 48KHz 时可以锁定，故将参考频率定为 48KHz。11（2）观察环路的跟踪过程锁相环进入锁定状态后，如果 (现等于 VCO 的振荡频率 )不变，输入参Vf of考频率发生飘移，则在环路的反馈控制作用下，使 跟随着 的变化而变化，ofR以保持 的环路锁定状态。这种过程叫做跟踪过程。vfR实验方法：在上面实验的基础上将外加信号源的频率(参考频率 )逐次改变Rf(模拟 产生的漂移)，每改变一次 ，
