《基于小数分频的锁相环设计》由会员分享，可在线阅读，更多相关《基于小数分频的锁相环设计（4页珍藏版）》请在金锄头文库上搜索。
1、- 15 -第 8 卷第 9 期第 8 卷， 第 9 期 Vol. 8，No. 9电子与封装ELECTRONICS 2.Semiconductor Manufacturing NationalCorporation , Shanghai 201203, China）Abstract: Phase- locked loop is widely used in SOC solutions. Because of the high output frequency resolutionrequired, fraction- N phase- locked loop will be more and
2、more popular. On the other hand, sigma- delta modula-tor introduce noise to the phase- locked loop, which decrease the phase- locked loop phase noise performance.This paper present a fraction- N phase- locked loop, which used sigma- delta modulator as the fraction- N divider,it gives the phase noise
3、 analysis for each building block, then give the loop optimize methodology to improvethe performance. This chip is fabricated by SMIC 0.13m logic process, the output resolution achieved 1Hz,and the phase noise performance is - 123dB1MHz.Key words: phase- locked loop; phase noise; VCO; fraction- N sy
4、nthesizer1 引言锁相环作为时钟发生器在现阶段 S O C芯片中的应用越来越广泛，高精度、低功耗的锁相环得到了更大的发展。然而，由于传统整数型锁相环电路本身的特点，它的输出频率的解析度较低，无法满足一些需要高解析度输出频率的系统要求。在这个情况下，小数分频的锁相环由于输出频率解析度很高而得到了广泛的应用。本文所设计的小数分频锁相环利用Sigma- Delta 技术来实现小数分频，输出频率覆盖2 5 M H z 7 0 0 M H z ，输出频率解析度达到1 H z ，相位噪声达到- 123dB1MHz， 满足了预先设计的要求。2 锁相环的基本结构2.1 整数型锁相环的基本结构整数型电荷
5、泵锁相环如图 1 所示。它主要由鉴- 16 -电子与封装第 8 卷第 9 期相鉴频器（PFD） 、电荷泵（Charge Pump） 、低通滤波器 （LPF） 、 压控振荡器 （VCO） 、 环路除法器 （LoopDivider）组成。图1 基本锁相环结构输出频率为：fout=fin M （1）其中，由于M的取值是整数，所以fout的取值只能是fin的整数倍，这样输出信号的解析度是很低的。于是我们引入了小数分频的锁相环。2.2 小数分频的锁相环小数分频的锁相环可以实现很高的输出频率解析度。利用Sigma- Delta 技术，我们给环路除法器引进一个小数量，nQ（t） ，具体实现方法如图2 所示，
6、k 值是引入的量，N 值是它的模。N 越大，频率解析度越高。nQ（t） = k / N （2）（3）图2 小数分频锁相环的基本结构图3 主要模块设计3.1 PFD、CP、LPF的设计本文设计的锁相环中应用到的鉴频鉴相器和电荷泵电路如图3，当fref超前fback的时候，UP打开，CP给VCTR点充电来提高VCO的输出频率，这样fback的输出逐渐接近 fref直至相位误差消除；反之，DN 打开，VCTR点通过开关放电，VCO输出频率降低直至fback降低至与fref的相位误差消除，当UP/DN 之间相位误差为 0 时，锁相环锁定。在设计PFD/CP电路过程中，下列方法可以提高锁相环的噪声性能：
7、（1 ）输入信号和反馈信号的电路结构完全对称，这样可以减少信号在传输过程中的误差，4输入的与非门和延迟单元可以消除 PFD 的死区；（2）CP 中的电流源和电流漏都采用了Cascode结构，这样可以提高电流源 / 漏的输出阻抗，减小电流源 / 漏的失配，另一方面大的输出阻抗提供了较高的 PSRR，可以进一步提高电路的性能；（3）图中单位增益放大器作为电压追随器，用来平衡两个支路上的电流，降低电流在两个支路上转换时所带来的噪声。图3 PFD/CP 原理图图4 3 阶滤波器结构图3.2 VCO的设计VCO 是锁相环电路中最为核心的模块，它的噪声性能很大程度上决定了锁相环的性能，另外由于它受电源噪声
8、的影响比较大，所以高的PSRR 是必要的。在电路设计中，我们利用Regulator提供了1.2V电源给VCO模块来提供VCO抗电源噪声的能力。经典的VCO 相位噪声模型是 Leeson 提出来的，这个模型被广泛应用于工业界，基于这个模型，给出振荡器单边带相位噪声频谱公式：（4）3.3 Sigma- Delta 调制器的设计Sigma- Delta 调制器的引入，相当于在环路除法- 17 -第 8 卷第 9 期彭进忠，王军成，莫亭亭，等：基于小数分频的锁相环设计图5 VCO 的原理图器上加入了一个小数， 这样就大大提高了锁相环输出频率的解析度， 但是由于Sigma- Delta调制器本身带有很大
9、的噪声， 如何消除这个噪声的影响成为小数分频锁相环的主要挑战之一。Sigma- Delta 调制器的噪声特征曲线有一个很有趣的特性，它会把低频部分的噪声转移到高频部分，而且调制器的阶数越高（考虑到噪声性能和稳定性的折中问题，我们选择3 阶的Sigma- Delta 调制器） ，效果越明显。根据它的线性模型，我们可以写出其噪声特性传递函数。Y（z）=X（z）z- 1+E（z） （1- z- 1）3 （5）从图10 我们可以看到，3 阶的Sigma- Delta调制器有着较好的噪声转移特性，如果锁相环的带宽小到一定程度，那么引入锁相环路中的噪声将会很小。图9 Simga- Delta原理图及其线形
10、模型图6 延迟单元结构图7 Leeson 的相位噪声模型图图8 VCO 相位噪声仿真结果（a） Simga- Delta调节器（b） Simga- Delta调节器线性调整模型图10 m 阶Sigma- Delta噪声转移特性3.4 锁相环环路噪声特性分析在对小数分频锁相环环路噪声分析之前，我们需要了解锁相环各个模块的噪声特性以及他们对环路噪声特性的影响。PFD/CP 的噪声主要表现在开关活动的时刻，它的噪声谱主要集中在 PFD 的比较频率；LPF是低通滤波器，它决定了锁相环的带宽（一般在几百kHz） ，凡是高于这个频率的噪声都会被过滤掉；VCO 的噪声具有高通特性，Sigma- Delta
11、调制器的噪声主要分布在高频段，小的系统带宽意味着小的调制器噪声。从上面的分析我们可以看到一个有趣的现象，当我们努力降低系统带宽的时候，PFD/CP/Sigma-Delta的噪声可以得到很好的抑制，但是更多VCO的噪声被引进到环路中，反之，VCO 的噪声被很好的- 18 -电子与封装第 8 卷第 9 期抑制，PFD/CP/Sigma- Delta 模块的噪声被引入环路中。这时候，如何定义带宽成为了提高锁相环性能的重要指标。图11 系统带宽对噪声的影响4 试验结论经过样片测试，我们看到，由于合理的带宽设定，加入Sigma- Delta 调制器以后，被引入的噪声并不明显。同时经过噪声优化以后的整数型
12、锁相环噪声也比较小，在频率偏移 1MHz 的情况下测得相位噪声为- 124dB，满足了预先的设计要求。图12 版图布局 图13 相位噪声测试结果表 1 锁相环设计测试性能一览表参考文献：1Keliu Shu. CMOS PLL Synthesizers: Analysis andDesignM. 北京：科学出版社.2Manoj Gupta. A 1.8Ghz spur- cancelled fraction- Nfrequency synthesizer with LMS- based DAC gaincalibrationJ. IEEE JSSC, 2006, 41（1 2 ） .3Behz
13、ad Razavi Design of analog CMOS integratedcircuitsM. 西安：西安交通大学出版社.4Rafael J Betancourt- Zamora, Low phase noise ring oscilla-tor VCOs for frequency synthesizersM. Standford Uni-versity published.5Massachusetts institute technology, High speedcommunication circuit and systems.6Brian Miller, A multipl
14、e modulator fractional divid- erC. JSSC,1990.7David A. Johns. Analog Integrated circuit designM.北京：机械工业出版社.8John G. Maneatis Self- Biased high bandwidth lowjitter 1to 4096 multiplier Clock generator PLLJ. JSSC,2003, 38 （1 1 ） .作者简介：彭进忠 （1982- ） ， 男， 湖南常德人，上海交通大学硕士研究生，中芯国际集成电路有限公司工程师，主要从事模拟电路设计开发。作者简介：韩基东 （1975- ） ， 男， 辽宁大连人，工程师，1998 年毕业于辽宁工学院通信工程专业，获学士学位，目前从事CMOS 模拟集成电路的开发与设计，主要包括DC- DC电源、音频功率放大器等方面；雍广虎（1962- ） ，男，江苏句容人，高级工程师，1983年毕业于电子科技大学电视技术专业， 毕业后从事双极集成电路应用、设计工作二十余年，特别擅长模拟视频、音频集成电路的线路设计和应用。（上接第14 页）
