电路与计算机组成原理试题(2001年

《电路与计算机组成原理试题(2001年》由会员分享，可在线阅读，更多相关《电路与计算机组成原理试题(2001年（16页珍藏版）》请在金锄头文库上搜索。

1、北京航空航天大学数字电路与计算机组成原理试题(2001 年)一、(3+4+3) 1)用卡诺图化简下列逻辑函数： FBCDABCDABCD 其约束条件为：CD=1 2)一个 3:8 译码器构成的逻辑电路如图 1 所示，写出逻辑函数 F1、F2 的表 达式。图 1 3)试分析图 2 所示电路的逻辑功能，并与基本 RS 触发器的逻辑功能进行比 较。图 2 二、(10)分析图 3 所示的异步时序电路： 1)作出状态转移表； 2)说明电路完成的功能。0Y1Y2Y3Y4Y5Y6Y7Y3:8 译码器 A0A1A2F1F2A B C+RSCPQQ图 3 三、(10) 投币式复印机有一个输入口 X 接受 0.1

2、 元的硬币，有三个按钮 A、B、C 控 制复印的尺寸。复印不同的尺寸应投入不同数量的硬币：B5 为 0.3 元，A4 为 0.4 元，A3 为 0.5 元。分别由相应的输出 Y1、Y2、Y3 控制复印机的复 印尺寸。请用 D 触发器实现该电路。 四、(2x5) 1.决定指令执行顺序的寄存器是_，而记录指令执行结构的 状态的寄存器_。 2.由 16K4 的 SDRAM 芯片组成的 RAM，其刷新地址计数器为 _位。 3.由 5 个 9GB 的硬盘组成一个 RAID5，其有效的存储容量为 _。 4.补码乘法的基本等式是：AB补=_。 5.构造一个具有 14 位地址和 8 位字长的存储器，需要_个

3、1K1 的存储芯片。 五、简单回答题(5x4) 画出控制器的一般结构框图，并结合指令的执行过程阐述各部件的作用。 2.总线的同步控制和异步控制有何区别？比较它们的优缺点。 3.简述 DMA 接口的基本组成。 4.一台磁盘机，知其有 10 个盘面，100 个柱面，总容量为 3200K 字节，磁 盘旋转一周的时间为 25ms，每个磁道分 4 个区，区与区之间有一个间隙， 磁头通过每个间隙需要 1.25ms。请计算该磁盘机的数据传输率。 六、(15) 某计算机系统主存大小为 32K 字，高速缓存大小为 4K 字，采用列(组)相联 地址映射方式，每列含 4 块，每块大小 64 个字。假定高速缓存开始为

4、空， CPU 从主存地址单元 0 开始按顺序依次读取 4352 个字。重复次过程共 10 次。若高速缓存的速度是主存的 10 倍，且采用 LRU 替换算法。 七、(10) 某机内存 64KB，CPU 内部有 8 个 16 位通用寄存器(其中 4 个又可以当成 8 个 8 位通用寄存器)。该机指令系统有 64 条指令，全部为地址指令，且必有 一个操作数在寄存器中。指令采用下列寻址方式： (1)寄存器直接寻址 (2)寄存器间接寻址(用 16 位寄存器) (3)存储器直接寻址X2X1Z(4)变址寻址(用任意 16 位寄存器做变址寄存器，位移量 16 位) 要求： 1.设计适合该计算机的指令格式，并画

5、出各种类型的指令格式示意图。 写出各种寻址方式计算有效地址的表达式。 八、(15) 余 3 码十进制加法运算的基本规则是：两个十进数的余 3 码相加，当本位 和产生进位时，其本位和应做加 3 修正；当本位和不产生进位时，其本位 和应做减 3 修正。请设计一个完成两个一位十进制数余 3 码加法运算的运 算部件。假定两个一位十进制数的余 3 码已分别存放在寄存器 R0 和 R1 中， 常数 3 也存放在寄存器 R2 中，和的个位存放到寄存器 R3 中，和的十位舍 弃不管。寄存器均为 4 位，要求： 画出该运算部件的逻辑框图，并定义个数据通路上的微操作。 设计一个微程序控制其控制该运算部件完成上述余

6、 3 码加法运算(写出运算 微操作流程，定义微指令格式，写出微程序编码)。北京航空航天大学数字电路与计算机组成原理试题(2002 年)一、填空题(2x5) 1.数字信号有_和_两种形式。 2.逻辑代数有_、_和_三种基本运算。 3.TTL 三态门的三种可能输出状态是_、_和_。 4.设计多输出组合电路时，只有充分考虑_，才能使电路达到最简。 5.Mealy 型时序逻辑电路的输出是_的函数，Moore 形式需逻辑电 路的输出是_的函数。 二、判断改错题(2x3) 判断下列各题的正误，正确的在括号内记“” ，错误的在括号内记“”并 改正。 1.基本 R-S 触发器的次态方程是 Q(n+1)=S+R

7、Q，约束方程是 R+S=1。( ) 2.同步逻辑电路设计中，状态编码采用相邻编码是为了消除电路中的竞争。 ( ) 3.电平异步时序电路不允许两个或两个以上的输入同时为 1。( ) 三、(8) 分析并化简题三图所示电路，说明该电路功能，并改用 D 触发器作为存储 元件，实现其功能。题三图四、(6) 分析题四图所示时序电路，说明该逻辑电路的功能(本电路未连接的输入端 均按输入逻辑“1”理解)。=1C2T2C1T1目的操作数源操作数目的单元 目的操作数 200(R0)为变址寻址，源操作数 R1 为寄存器直接寻址。 写出执行该指令的微操作流程，并详细安排该指令的执行时序。（本题 10 分） 某机字长为

8、 16 位，内存容量 64KB，8 个 16 位通用寄存器 R0R7,指令系统 基本要求是： 四种基本寻址方式：立即寻址，寄存器直接寻址，寄存器间接寻址，变址 寻址； 16 条双操作数指令（其中必有一操作数是寄存器直接寻址） ，64 条单操作 数指令；操作数可能是字节操作数也可能是字操作数。 4 条无操作数指令； 请给出该机指令系统的详细设计方案（定义指令长度，定义各字段的含义， 并给出编码范围） 。 （本题 15 分） 余 3 码十进制加法运算的基本规则是：两个十进制数的余 3 码相加，当本 位和产生进位时，其本位和应做加 3 修正；当本位和不产生进位时，其本 位和应做减 3 修正。请设计一

9、个完成两个一位十进制数余 3 码加法运算的 运算部件。假定两个一位十进制数的余 3 码已分别存放在寄存器 R0 和 R1 中，常数 3 也存放在寄存器 R2 中，和的个位存放到寄存器 R3 中，和的十 位舍弃不管。寄存器均为 4 位。要求： 画出该运算部件的逻辑框图，并定义各数据通路上的微操作。 设计一个微程序控制器控制该运算部件完成上述余 3 码加法运算（写出运 算微操作流程，定义微指令格式，写出微程序编码） 。96 计算机组成原理期终考试试题 （360601360604） 填空（本题 15 分，每空各 1 分） 浮点数的加减法的基本运算过程是、 和 。 页式虚拟存储管理中，帧页表用来记录。

10、 从普遍意义上讲，一条微指令应该包含、和 三个字段。 通道地址字是用来记录。 总线的控制方式分为、和 三种。 条件转移指令所依据的条件来自寄存器。 CPU 响应中断时需要保存当前现场，这里现场指的是和 的内容，它们被保存到中。 简要回答下列各题（本题共 25 分，每小题 5 分） 简述指令系统设计时需要考虑的基本要素。 INCB -(R5) 是一条自减型寻址方式字节操作数指令，其寻址过程是先 R5(R5)-1，然后计算 EA=(R5)，指令操作是加 1 操作。若指令执行前 16 位寄存器 R5 的内容为（R5）=010046，内存以下字地址单元的内容为 (010044)=100000，(010

11、046)=010000。指令执行后，寄存器和内存单元的内 容有何变化。 （本小题中所有数据均为八进制数据） 简述 DMA 输入输出方式的基本工作过程。 已知一磁盘机共有 10 个盘面，每面 80 道，每道 8 个扇区，每个扇区 512 Bytes，该磁盘机的容量为多少？该盘转速为 7200 转分，则该磁盘通道的最大数据传输率为多少? 给出异步通信方式中非互锁和全互锁两种方式的握手信号时序图，并给予 必要说明。 本题 15 分 一位比较法（也称一位 BOOTH 法）是常用的定点补码乘法算法，请 推导该算法； 题三图是一未完成的实现该算法的逻辑框图，请完成该图（直接在图上修 改） ，并给出微操作

12、P0 至 P5 的定义（表示方法如：P: AB） 。n+1Bit AddMn-1M0An-1A0Qn-1Q0AnMultiplicandMultiplierShift rightQ-1CinControl Signal Gen.DECCounterTxP1 P2 P3 P4P0P4P5P5题三图（本题 15 分） 4K4 的动态 RAM 芯片结构如题四图（在下一页） ，要设计一个 32K8 的 按字节单元编址的存储器。 需多少芯片？ 画出存储器扩展框图（考虑刷新问题） 。 该存储器的刷新地址计数器应为多少位。4Kx4A0A5RAS CASRWD0D3题四图（本题 10 分） 某机主存容量 1M

13、B，两路列相联方式（每列仅有两块）的 CACHE 容量为 64KB，每个数据块为 256 字节。CPU 要顺序访问地址为 20124H，58100H，60140H 和 60138H 等四个内存单元中的数。已知访问开 始前第 2 列（列地址为 1）的地址阵列内容如下表，CACHE 采用 LRU 替换 策略。 000100（二进制） 101011（二进制）说明 CACHE 的结构（即分多少组、组内分多少块） ，给出主存及 CACHE 的地址格式； 上述四个数能否从 CACHE 中读取，若能，给出实际访问的 CACHE 地址。 第四个数访问结束时上表（地址阵列）内容如何变化。 （本题 10 分） 某

14、机字长为 16 位，采用 16 位定长指令格式，结构如题六图所示，控制方 式采用混合控制方式，每个 CPU 周期包含 4 个节拍，指令： INC 200(R1) ; 加 1 指令，基址寻址方式，R1 为基址寄存器。 写出执行该指令的详细微操作流程，该指令执行共需多少个 CPU 周期。ALUABGRAC令令令令令 令令令IDIRPCMBR令令令MAR令令令令令令令令令AC令 令令令 ALU令令令令令令令令令 A,B令令令令 GR令 令令令令令 IR令 令令令令令 ID令 令令令令令 PC令 令令令令令 MAR令令令令令令 MBR令令令令令令题六图（本题 10 分） 执行一条微指令所需的时间称为微

15、指令周期。 给出微指令串行执行和重叠执行两种执行方式的微指令周期时序图。 在重叠执行方式当遇到条件转移类型微指令时，如何解决下一条微指令的 取指问题，请给出两种解决方案。END97 计算机组成原理期终考试试题 （370601370604）填空（本题 10 分，每空各 1 分） 补码乘法的基本规则是。 4K4 的动态 RAM 芯片，其内部刷新地址计数器应该是位。 总线的控制方式分为、和 三种。 条件转移指令所依据的条件来自寄存器。 浮点数的加减法的基本运算过程是、 和 。 决定指令执行顺序的是。 简答题（本题 30 分，共 5 题，每小题 6 分） 以 4 位加法器为例，推导出先行进位加法各位进位的表达式；。 简要说明中断响应和中断处理的过程。 已知一磁盘机共有 10 个盘面，每