《数字电子技术基础(样卷1~4)》由会员分享，可在线阅读，更多相关《数字电子技术基础(样卷1~4)（16页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术基础测试样卷(第一套)一、填空题：（每空 1 分，共 15 分）1逻辑函数YABC的两种标准形式分别为（ ） 、 （ ） 。 2将 2004 个“1”异或起来得到的结果是（ ） 。3半导体存储器的结构主要包含三个部分，分别是（ ） 、 （ ） 、 （ ） 。48 位 D/A 转换器当输入数字量 10000000 为 5v。若只有最低位为高电平，则输出电压为（ ）v；当输入为 10001000，则输出电压为（ ）v。5就逐次逼近型和双积分型两种 A/D 转换器而言， （ ）的抗干扰能力强， （ ）的转换速度快。6由 555 定时器构成的三种电路中， （ ）和（ ）是脉冲的整形电路。7
2、与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（ ）进行编程设定其（ ）的工作模式来实现的，而且由于采用了（ ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。二、根据要求作题：（共 15 分） 1将逻辑函数 P=AB+AC 写成与或非型表达式，并用集电极开路门来实现。2图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A、B、C 的 P、Q 波形。三、分析图 3 所示电路，写出 F1、F2 的逻辑表达式，说明电路的逻辑功能。图中所用器件是 8 选 1 数据选择器 74LS151。 （10 分） 四、设计一位十进制数的四舍五入电路（采
3、用 8421BCD 码） 。要求只设定一个输出，并画出用最简与非门实现的逻辑电路图。 （15 分）五、已知电路及 CP、A 的波形如图 5（a）(b)所示，设触发器的初态均为“0” ，试画出输出端 B 和 C 的波形。 （8 分）BC六、用 T 触发器和异或门构成的某种电路如图 6（a）所示，在示波器上观察到波形如图 6(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。 （6 分）七、电路如图 7 所示，其中 RA=RB=10k,C=0.1f，试问：1在 Uk 为高电平期间，由 555 定时器构成的是什么电路，其输出 U0 的频率 f0=?2分析由 JK 触发
4、器 FF1、FF2、FF3 构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；3设 Q3、Q2、Q1 的初态为 000，Uk 所加正脉冲的宽度为 Tw=6/f0，脉冲过后 Q3、Q2、Q1 将保持在哪个状态？ （共 15 分） 八、图 8 所示是 16*4 位 ROM 和同步十六进制加法计数器 74LS161 组成的脉冲分频电路。ROM 中的数据见表 8 所示。试画出在 CP 信号连续作用下的 D3、D2、D1、D0 输出的电压波形，并说明它们和 CP 信号频率之比。 （16 分） CP 波形如图所示：地址输入 数据输出A3 A2 A1 A0D3 D2 D1
5、 D0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 表 8数字电子技术基础数字电子技术基础测试样卷测试样卷( (第二套第二套) )一
6、、填空题：（每空 1 分，共 16 分） 1逻辑函数有四种表示方法，它们分别是（ ） 、 （ ） 、 （ ） 和（ ） 。 2将 2004 个“1”异或起来得到的结果是（ ） 。 3目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。 4施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态。5已知 Intel2114 是 1K* 4 位的 RAM 集成电路芯片，它有地址线（ ）条，数据线（ ）条。 6已知被转换的信号的上限截止频率为 10kHz，则 A/D 转换器的采样频率应高于（ ）kHz；完成一 次转换所用的时间应小于（ ） 。 7GAL 器件的全
7、称是（ ） ，与 PAL 相比，它的输出电路是通过编程设定其（ ）的工作模式来实现的，而且由于采用了（ ）的工艺结构，可以重复编程，使用更为方便灵活。二、根据要求作题：（共 16 分）3试画出用反相器和集电极开路与非门实现逻辑函数 CBABY。2、图 1、2 中电路由 TTL 门电路构成，图 3 由 CMOS 门电路构成，试分别写出 F1、F2、F3 的表达式。 三、(8 分)已知电路及输入波形如图 4（a） （b）所示，其中 FF1 是 D 锁存器，FF2 是维持-阻塞 D 触发器， 根据 CP 和 D 的输入波形画出 Q1 和 Q2 的输出波形。设触发器的初始状态均为 0。 四、(10 分
8、)分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。 五、(20 分)设计一位 8421BCD 码的判奇电路，当输入码为奇数时，输出为 1，否则为 0。要求使用两种方 法实现： （1）用最简与非门实现，画出逻辑电路图； （2）用一片 8 选 1 数据选择器 74LS151 加若干门电路实现，画出电路图。六、(共 15 分)电路如图 7 所示，其中 RA=RB=10k,C=0.1f，试问： 1在 Uk 为高电平期间，由 555 定时器构成的是什么电路，其输出 U0 的频率 f0=? 2分析由 JK 触发器 FF1、FF2、FF3 构成的计数器电路，要求：写出驱
9、动方程和状态方程，画出完整的状 态转换图； 4设 Q3、Q2、Q1 的初态为 000，Uk 所加正脉冲的宽度为 Tw=5/f0，脉冲过后 Q3、Q2、Q1 将保持在哪 个状态？ 七、(15 分)集成 4 位二进制加法计数器 74161 的连接图如图 8 所示，LD 是预置控制端；D0、D1、D2、D3 是预置数据输入端；Q3、Q2、Q1、Q0 是触发器的输出端，Q0 是最低位，Q3 是最高位；LD 为低电平时电 路开始置数，LD 为高电平时电路计数。试分析电路的功能。要求：（1）列出状态转换表； （2）检验自启动能力； （3）说明计数模值。 数字电子技术基础数字电子技术基础测试样卷测试样卷 (
10、 (第三套第三套) )一、填空（每题 1 分，共 10 分）1. TTL 门电路输出高电平为 V，阈值电压为 V；2. 触发器按动作特点可分为基本型、 、 和边沿型；3. 组合逻辑电路产生竞争冒险的内因是 ；4. 三位二进制减法计数器的初始状态为 101，四个 CP 脉冲后它的状态为 ；5. 如果要把一宽脉冲变换为窄脉冲应采用 触发器；6. RAM 的扩展可分为 、 扩展两种；7. PAL 是 可编程，EPROM 是 可编程；8. GAL 中的 OLMC 可组态为专用输入、 、寄存反馈输出等几种工作模式；9. 四位 DAC 的最大输出电压为 5V，当输入数据为 0101 时，它的输出电压为 V
11、；10. 如果一输入电压的最大值为 1V，采用 3 位 ADC 时它的量化阶距为 V。二、写出下列各图中的输出逻辑表达式,并化为最简与或式； (G1、G2 为 OC 门,TG1、TG2 为 CMOS 传输门) (10 分)三、由四位并行进位全加器 74LS283 构成图 2 所示： (15 分) 1. 当 A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100 求 Z3Z2Z1Z0=?,W=? 2.当 A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101 求 Z3Z2Z1Z0=?,W=? 3.写出 X(X3X2X1X0),Y(Y3Y2Y1Y0),A 与 Z(Z3Z2Z1Z0)
12、，W 之间的算法公式,并指出其功能.四、试画出图 3 在 CP 脉冲作用下 Q1,Q2,Y 对应的电压波形。 (设触发器的初态为 0,画 6 个完整的 CP 脉冲的波形) (15 分)五、(15 分)由可擦可编程只读存储器 EPROM2716 构成的应用电路如图所示。 1. 计算 EPROM2716 的存储容量； 2.当 ABCD=0110 时,数码管显示什么数字； 3.写出 Z 的最小项表达式,并化为最简与或式； 六、由同步十进制加法计数器 74LS160 构成一数字系统如图所示，假设计数器的初态为 0,测得组合逻辑电 路的真值表如下所示： (20 分)1.画出 74LS160 的状态转换图
13、； 2.画出整个数字系统的时序图；3. 如果用同步四位二进制加法计数器 74LS161 代替 74LS160,试画出其电路图（要求采用置数法） ； 4. 试用一片二进制译码器 74LS138 辅助与非门实现该组合逻辑电路功能。七、时序 PLA 电路如图所示： 1、 求该时序电路的驱动方程、状态方程、输出方程； 2、 画该电路的状态转换表； 3、 若 X 为输入二进制序列 10010011，其波形如图所示，画 Q1、Q2和 Z 的波形； 4、 说明该电路的功能。 （16 分） 数字电子技术基础数字电子技术基础测试样卷测试样卷( (第四套第四套) )一、填空（每题 2 分，共 20 分） 1. 如图 1 所示，A=0 时，Y= ；A=1，B=0 时，Y= ；2. CAABY，
