《四路数字竞赛抢答器》由会员分享，可在线阅读，更多相关《四路数字竞赛抢答器（9页珍藏版）》请在金锄头文库上搜索。
1、南京晓庄学院南 京 晓 庄 学 院综 合 电 子 设 计 报 告设计题目：四路数字竞赛抢答器的设计与实现学生姓名： 学 号：专 业：电子信息科学与技术所在院系：物理与电子工程学院指导教师： 时 间：2012 年 10 月至 2012 年 12 月南京晓庄学院- 1 -目录目录目录目录.- 1 -1、设计目的、设计目的.- 2 -2、设计要求、设计要求.- 2 -3、设计方案、设计方案.- 2 -3.1 总体设计总体设计.- 2 -3.2 系统的硬件电路设计及原理分析系统的硬件电路设计及原理分析.- 3 -4、系统单元电路模块功能分析系统单元电路模块功能分析.- 4 -4.1 抢答模块及主要功能
2、分析抢答模块及主要功能分析.- 4 -4.2 倒计时显示模块主要功能分析倒计时显示模块主要功能分析.- 5 -4.3 单稳态触发电路模块主要功能分析单稳态触发电路模块主要功能分析.- 6 -4.4 时基电路模块功能分析时基电路模块功能分析.- 6 -5、元件清单元件清单.- 7 -设计心得设计心得.- 7 -参考文献参考文献.- 8 -南京晓庄学院- 2 -1、设计目的、设计目的本设计为四路数字竞赛抢答器，其特点是简单易制，同时可扩展为五路，六路同等原理相同的抢答器，可实现优先抢答，音响提醒和数字显示分数功能，具有制作成本低，线路简单，选材及制作容易等特点，可广泛用于各种智力抢答等娱乐活动中。
3、2、设计要求、设计要求（1）可有四个竞赛组进行抢答。（2）用七段 LED 数码显示器显示抢答成功的竞赛组组号。（3）抢答成功有声音提示，同时开始倒计时，倒计时结束声音提示结束。（4）当有一组抢答成功，即封锁其余各组的抢答。（5）自动清零；计时显示。 3、设计、设计方案方案 3.1 总体设计总体设计本电路主要由四路抢开关、八 D 锁存器、LED 显示声音提示、83 优先编码器、七段译码器、三输入与非门、振荡器、四位同步可逆计数器，组号显示、倒计时显示等组成，系统原理框图如图 3-1 所示。四四路路抢抢 答答开开关关八八D D锁锁 存存器器83优优先先 编编码码器器L LE ED D显显示示 声声
4、音音提提示示7 7段段译译码码 驱驱动动器器振荡器四位二 进制同 步可逆 计数器7 7段段译译码码 驱驱动动器器组组号号 显显示示倒倒计计时时 显显示示三三输输入入 与与非非门门图 3-1 四路竞赛抢答器原理框图南京晓庄学院- 3 -3.2 系统的硬件电路设计及原理分析系统的硬件电路设计及原理分析本电路原理图如图 3-2 所示，其原理是：当任意一路抢答按钮按下时，八 D 锁存器74LS373（IC1）工作，与输入端相对应的输入输出为低电平，则 LED1LED4 中与输入对应的那路发光二级管（LED）发光指示并发出声音提示。锁存器输出的低电平经 83 八位优先编码器 74LS148（IC2）编码
5、输出的 A0A2 成为与输入信号相对应的三位二进制码，而83 八位优先编码器 74LS148（IC2）15 脚的输出电平由低变高，输入到七段译码驱动器74LS47（IC3）的二进制码在其 4 脚为高电平时输出的译码信号驱动七段 LED 数码显示器显示与抢答按钮相对应的那一路数字。另外，83 八位优先编码器 74LS148（IC2）的 15 脚输出的高电平不仅使 IC4-1 10 脚输出至 IC1 11 脚的信号翻转为低电平，从而锁存了八 D 锁存器 74LS373（IC1）的状态；而且还使振荡器 NE555（IC6）的 3 脚输出触发脉冲至四位二进制同步可逆计数器 74LS193（IC7）进行
6、减计数，该四位二进制码的信号经由七段译码驱动器 74LS47（IC8）显示出来；当倒计时结束时，自动清零，声音提示结束。图 3-2 四路竞赛抢答器原理图南京晓庄学院- 4 -4、系统单元电路模块功能分析系统单元电路模块功能分析4.1 抢答模块及主要功能分析抢答模块及主要功能分析 抢答电路如图 4-1 所示,它主要由锁存器 74LS373、8 83 3 优先编码器 74LS148 等组成。图 4-1 抢答电路锁存器锁存器 74LS37374LS373 其主要功能有：其主要功能有：(1) OE :输出使能，低电平有效；OE=1 时，三态门关闭，输出呈高阻状态。(2) G :数据锁存控制端；G=1
7、时，锁存器输出端同输入端；G 由1到0时，数据输入锁存器中。8 83 3 优先编码器优先编码器 74LS14874LS148 其主要功能有：其主要功能有： (1)EI :选通输入端，低电平有效；(2)GS : 宽展端，低电平有效；(3)EO ：选通输出端，高电平有效；(4)A0A2 :编码输出端，低电平有效；(5)D0D7 :编码输入端，低电平有效。南京晓庄学院- 5 -74LS148 功能表如表 3-1 所示： 表 3-1 74LS148 功能表 EID0D1D2D3D4D5D6D7A2A1A0GSEO 1XXXXXXXX11111 01111111111110 0XXXXXXX000001 0XXXXXX0100101 0XXXXX01101001 0XXXX011101101 0XXX0111110001 0XX01111110101 0X011111111001 001111111111014.2 倒计时显示模块主要功能分析倒计时显示模块主要功能分析倒计时显示电路如图 4-2 所示：图 4-2 倒计时电路原理图四位二进制同步可逆计数器四位二进制同步可逆计数器 74LS193 其主要功能有：其主要功能有： (1) CPU : 减计数，高电平
