《基于Matlab和FPGAD的FTR数字滤波器的设计》由会员分享，可在线阅读，更多相关《基于Matlab和FPGAD的FTR数字滤波器的设计（19页珍藏版）》请在金锄头文库上搜索。
1、湖南文理学院课程设计报告湖南文理学院课程设计报告课程名称： 专 业 课 程 设 计 系 部： 电气与信息工程学院 专业班级： 通信工程 09103 班 学生姓名： 吴勇飞 学生学号： 200916020311 指导教师： 叶 华 完成时间： 2012 年 6 月 15 日 报告成绩：评阅意见：评阅教师 日期 2目 录一引言.3二设计目的.3三FIR 数字滤波器的工作原理.4四FIR 数字滤波器设计的方框图.44.1 FIR 滤波器的参数计算 .44.2 FIR 滤波器的原理框图 .11五 FIR 滤波器设计的仿真实现.115.1. 模块电路设计.115.1.1 寄存器.115.1.2 加法器.
2、135.1.3 减法器.145.1.4 乘法器.155.2 FIR 滤波器整体电路仿真结果 .175.2.1 设定输入信号.175.2.2 输出信号理论值.17六心得体会.18七参考文献.183基于基于 MatlabMatlab 和和 FPGAFPGA的的 FIRFIR 数字滤波器的设计数字滤波器的设计一引言一引言当今，数字信号处理1 (DSP：Digtal Signal Processing)技术正飞速发展，它不但自成一门学科，更是以不同形式影响和渗透到其他学科：它与国民经济息息相关，与国防建设紧密相连；它影响或改变着我们的生产、生活方式，因此受到人们普遍的关注。数字化、智能化和网络化是当代
3、信息技术发展的大趋势，而数字化是智能化和网络化的基础，实际生活中遇到的信号多种多样，例如广播信号、电视信号、雷达信号、通信信号、导航信号、射电天文信号、生物医学信号、控制信号、气象信号、地震勘探信号、机械振动信号、遥感遥测信号，等等。上述这些信号大部分是模拟信号，也有小部分是数字信号。模拟信号是自变量的连续函数，自变量可以是一维的，也可以是二维或多维的。大多数情况下一维模拟信号的自变量是时间，经过时间上的离散化(采样)和幅度上的离散化(量化)，这类模拟信号便成为一维数字信号。因此，数字信号实际上是用数字序列表示的信号，语音信号经采样和量化后，得到的数字信号是一个一维离散时间序列；而图像信号经采
4、样和量化后，得到的数字信号是一个二维离散空间序列。数字信号处理，就是用数值计算的方法对数字序列进行各种处理，把信号变换成符合需要的某种形式。例如，对数字信号经行滤波以限制他的频带或滤除噪音和干扰，或将他们与其他信号进行分离；对信号进行频谱分析或功率谱分析以了解信号的频谱组成，进而对信号进行识别；对信号进行某种变换，使之更适合于传输，存储和应用；对信号进行编码以达到数据压缩的目的，等等。二设计目的二设计目的1.掌握 FIR 数字滤波器的步骤。2.掌握 MATLAB 和 FPGA( FieldProgrammable Gate Array)的综合应用。3.设计并实现基于 MATLAB 和 FPGA
5、 的 FIR 数字滤波器。4三三FIRFIR 数字滤波器的工作原理数字滤波器的工作原理3.1. FIRFIR 数字滤波器的工作原理数字滤波器的工作原理在进入 FIR 滤波器前，首先要将信号通过 A/D 器件进行模数转换，使之成为 8bit 的数字信号，一般可用速度较高的逐次逼进式 A/D 转换器，不论采用乘累加方法还是分布式算法设计 FIR 滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由 FPGA 构成的 FIR 滤波器的输出须外接 D/A 模块。FPGA 有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用 D
6、SP 芯片来说，其并行性和可扩展性更好，利用 FPGA 乘累加的快速算法，可以设计出高速的 FIR数字滤波器。工作原理框图图一；四四FIRFIR 数字滤波器设计的方框图数字滤波器设计的方框图 4.14.1. .FIR滤波器的参数计算滤波器的参数计算通常采用窗函数设计 FIR 滤波器方法简单，但是这些滤波器的设计还不是最优的。首先通带和阻带的波动基本上相等，另外对于大部分窗函数来说，通带内或阻带内的波动不是均匀的，通常离开过渡带时会减小。若允许波动在整个通带内均匀分布，就会产生较小的峰值波动。因此考虑通过某种方法，对滤波器的结构进行优化。5对于线性相位因果 FIR 滤波器，它的系列具有中心对称特
7、性，即 h(i)=h(N-1-i)。令 s(i)=x(i) x(N-1-i)，对于偶对称，代入式（1）可得：根据要求，要设计一个输入 8 位，输出 8 位的 17 阶线性相位 FIR 滤波器，所以采用图 2(a)的方式，其中输入信号范围为：99，0，0，0， 70，0，0，0， 99，0，0，0， 70，此滤波器 Fs 为 44kHz,Fc 为10.4kHz。MATLAB 设计计算滤波器系数过程如下：图二 参数设计界面FIR 滤波器参数设置，因为是 17 阶，所以 Specify order 处填 16，h(0)=0.可得 FIR 滤波器的参数为-12 -19 13 30 -14 -54 14
8、 170 255 170 14 -54 -14 30 13 -19 -126图三 FIR 滤波器的幅频响应图四 FIR 滤波器的相频响应图五 FIR 滤波器的冲激响应7图六 FIR 滤波器系数图七 Matable 仿真图8图八 仿真结果9图九 Matable 仿真图10图十 仿真结果图十一 FIR 滤波器系数对 FIR 滤波器的系数进行调整，整数化可得 FIR 滤波器的参数为-12 -19 13 30 -14 -54 14 170 255 170 14 -54 -14 30 13 -19 -12114.2 FIR滤波器的原理框图滤波器的原理框图图十二 FIR滤波器的原理框图5 5FIRFIR滤
9、波器设计的仿真实现滤波器设计的仿真实现5.1.5.1. 模块电路设计模块电路设计设计的 FIR 滤波器由 19 个小 VHD 文件和一个总体 BDF 文件组成，VHD 文件可以分为以下四种模块：寄存器、加法器、减法器、乘法器。5.1.1 寄存器寄存器5.1.1.1 寄存器原理寄存器原理寄存器用于寄存一组二值代码，对寄存器的触发器只要求它们具有置 1、置 0 的功能即可，因而本设计中用 D 触发器组成寄存器，实现寄存功能。125.1.1.2 寄存器要求实现的功能寄存器要求实现的功能 在 CP 正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封 锁。5.1.1.3 寄存器的寄存器的 VHDL 语言实现（语言实现（8 位）位） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;ENTITY dff8 IS PORT( clk : IN STD_LOGIC;clear : IN STD_LOGIC;Din : IN STD_LOGIC_VECTOR(7 DOWNTO 0); Dout : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END dff8; ARCHITECTURE a OF df
