电路板布线设计

《电路板布线设计》由会员分享，可在线阅读，更多相关《电路板布线设计（9页珍藏版）》请在金锄头文库上搜索。

1、电路板布线设计电路板布线设计本文由 huashiwanghua 贡献doc 文档可能在 WAP 端浏览体验不佳。建议您优先选择 TXT，或下载源文件到本机查看。数字设计电路布局要达到良好效果，仔细布线是完成电路板设计重要关键。数字与模拟布 线作法有相似处，本文将?述这两种布线方式比较，另外讨论旁路电容、电源供应及接地布 线、电压误差，以及因电路板布线引起电磁干扰。 从事数字设计与数字布线专家人数之增加反映出一趋势工业处于领先地位。虽然数字设 计是电子终端产品进步指针， 但数字电路仍需要接口至模拟电路或真实世界。 这两种电路间 布线方式虽有类似部分， 但要达到良好结果时，即使在一个简单电路布线设

2、计中存在小差异， 都将导致无法达到最佳效果。本文中将探讨模拟与数字布线间基本异同，有关旁路电容、电 源供应以及接地布线、电压误差，以及因电路板布线造成电磁干扰（EMI） 。 模拟与数字布线工作之相似处 模拟与数字布线工作之相似处 旁路或反交连电容 就布线而言， 模拟组件与数字组件皆需要此类电容。 通常这两种电路都需要一个 0.1uF 电容， 而且该电容需置于靠近电源接脚端； 第二类为常用于系统中之电源供应器电容， 其值通常大 约是 10uF。 电容位置如(图一)所示。电容值各有不同，可能高十倍亦或低十倍，但都必需尽量缩短线长 且靠近组件（0.1uF 电容）或电源供应器（10uF 电容） 。(图

3、一)模拟与数字电路板设计中，旁路或反交连电容（0.1uF）应尽可能靠近组件 电源供应反交连电容（10uF）应置于电源走线进入电路板位置。任何情况下，这些电容 走线要越短越好。 旁路或反交连电容以及在电路板上之配置， 对此两种电路设计而言皆为常识， 但基于不同理 由，在模拟电路设计中，通常用于电源供应上之旁路电容，将使高频信号转向；否则高频信 号将透过电源接脚，而进入敏感模拟芯片。一般而言，这些高频讯号之频率会发生于模拟组 件有能力抑制之频率以上。 在模拟电路中不使用旁路电容可能会发生后果为导致过度噪声进 到讯号路径中，甚至引起振荡。对数字组件，如控制器与处理器而言，反交连电容为必要，但理由不同

4、。这些电容功能之一 是当作微型电荷储存库。通常在数字电路中，闸极状态切换时会消耗大量电流。因为在 芯片上发生切换动作时， 瞬时电流会通过芯片及整个电路板， 故使用额外充电来补充供应其 所需是有帮助。没有本地足够充电以供执行转换动作所需之电流后果可能导致电源供应 电压明显变动。当电压变动过大时，会导致数字信号位准进入不确定状态；甚至导致数字组 件内状态机器运作不正确。切换电流通过电路板走线时，将导致电压变动。电路板走线含有 寄生电感，且电压变化值可使用下列公式来计算： VLI / t 在此 V 电压变化值 L电路板走线电感 I通过走线电流变化 t电流变化经过时间 因此，基于多种理由，接上旁路（或

5、反交连）电容到电源供应与主动组件电源接脚上为好作 法。 电源与接地走线相互搭配 当电源位置与接地线位置完全匹配时， 电磁干扰机会就会减少。 如果电源与接地未完全匹配， 系统回路会被设计到布线内，而且将可能会发生吵杂现象。电源与接地线不匹配电路板 设计，如(图二)所示。(图二)电路板上组件之电源与接地线使用不同走线布置 不匹配状况将使电路板电路可能产生电磁干扰设计电路板内回路面积为 697cm2。使用(图三)所示方法后，因幅射噪声而形成回路中感应 电压机会大为降低。(图三) 在单层板中，电源线与接地线在通往电路板上组件途中为彼此相近 其匹配性较图二为佳，因此发生电磁干扰机率减少为 679/12.

6、8 或 54。 单元上差异 接地面可能造成问题 tI/适用模拟电路以及数字电路板布线基本考虑，基本法则为使用连续接地面。此惯例降低 了数字电路中 影响（电流随时间造成变化） ，因而降低接地噪声及其它噪声进入模拟电路 中可能性。数字与模拟电路布线技术在本质上相同，但有一例外是让数字讯号线及接地 面返回路径，尽可能远离模拟电路。进行方式可藉由将模拟接地面单独连接到系统接地，或 是将模拟电路放置在电路板最远处，例如线末端，该作法是使外部干扰源减到最小。对数字 电路而言刚好相反，数字电路可容许接地面上较大量噪声而不至于发生问题 零件位置 如上述，在每一电路板设计中，电路吵杂与安静部份应分开。一般而言，

7、数字电路是有很 多噪声且对这类噪声敏感度较低（因耐噪声度较大） 。相较之下，模拟电路耐噪声度就小 得多。比较这两种不同电路，模拟电路对切换噪声最为敏感。在混合讯号系统布线中，应将 两种电路彼此分开，如(图四)。(图四) (a)将电路数字与模拟部份彼此分开， 以降低数字切换动作影响到模拟电路；(b)高频 应与低频分开，让高频组件较接近电路板连接器 随布线进入电路板寄生零件 t）可在另一条走在线产生感应电流。假若第二条走线是高阻抗，因电场而产生电流将转换 成电压。 I/ 两种基本寄生零件可随布线进入电路板内而产生问题电容与电感。 只要两条 走线相互靠近，在电路板内即产生一个电容；如(图五)所示，将

8、两走线在上下两层重迭或相 邻放在同一层上。在这两种走线结构中，在一条走在线因时间产生电压变化（(图五) 线与线太靠近，容易在电路板中产生寄生电容 在其中一条走在线快速电压变化，便会在另一条走在线感应出电流在混合讯号系统中， 常发现数字电路发生快速电压变化情形。 如果让快速电压变化走线靠近 高阻抗模拟走线，便会破坏模拟电路系统准确性。所以，在混合讯号系统这个环境内，必须 留意是：耐噪声度较数字电路为低，另一为不要有高阻抗走线。 使用下面两种技术任何一种，即可轻易地使这种现象降到最低。最常使用技术是，依电容方 程式建议来变更走线间相关尺寸。最有效方法：引起问题走线间间距。要注意变量d是 在电容方程

9、式分母中，当d增加时，电容量会减少。另一个可以改变变量则是两条走线 长度，如果长度（L ）减少，则两条走线间电容量也会减少。 另一种技术是在两条走线间配置一个接地线。 接地线不只是低阻抗， 像这样一条额外走线也 会瓦解易导致干扰电场，如(图五)所示。 在电路板中产生电感结构与电容类似，如(图六)所示，将两条走线在上下层重迭或相邻放在 同一层。在这两种走线结构中，一条走在线随时间改变电流（I/t）会因为走线本身电感而在 在线产生电压， 并因互感而在另一走在线感应一定比例电流。 如果主要走在线电压变化量够 大话，会引起干扰并导致数字电路耐噪声度降低，甚至造成误动作。该现象不是数字电路专 有，但因为

10、在数字环境内，较常发生瞬间切换大电流。(图六) 若不注意走线配置，在电路板中走线会形成线电感与互感 此种寄生组件对含数字切换电路运作会造成伤害 要消除电磁干扰源潜在噪声，最好方式是将安静模拟走线与吵杂输入/输出埠隔开。想办法 降低电源与接地网络阻抗，让数字电路走线铜箔中电感与模拟电路中电容耦合量降到最小。 结论当设计中同时存在模拟与数字电路时， 仔细布线是完成电路板设计成功关键。 布线方式通常 作为遵守原则，否则在实验室环境中，很难去测试产品成功与否。因此，一般而言，虽然数 字与模拟单元布线方式有相似处，但仍应认识其差异处并加以遵守。 （本文原载于零组件杂 志第 148 期；作者任职于 Mic

11、rochip Technology） 参考数据 1 Henry W. Ott, Noise Reduction Techniques in Electronic Systems, 2nd ed., Wiley, 1998. 2 Ralph Morrison, Noise and Other Interfering Signals, Wiley and Sons, 1992.电路板布线会产生主要寄生组件为电阻、电流及电感。本文量化了高复杂度电路板寄生 组件、电路板电容，并列举电路板性能例子加以说明。 电路板布线所产生主要寄生组件分别是电阻、电容以及电感。举例而言，电路板电阻形成是 从零件到零件走

12、线结果。电路板中不必要电容可能会随走线、焊点以及平行走线而产生。电 感产生则由于周边形成回路电感、互感应以及贯孔。从电路图转成实际电路板时，所有寄生 组件都有机会干扰电路性能。本文量化了最棘手电路板寄生组件、电路板电容，并列举可清 楚看到电路板上性能例子来说明。 非必要电容带来困扰 在本系列文章中曾讨论过如何不慎在电路板内形成电容。 在此重复该概念： 两条相邻平行走 线会形成布线电容。电容值可用(图一)中所示公式计算 。注:两条走线相邻布置，即可在一块电路板上形成电容。因为此种电容，在一条走在线快速 电压变化可在另一条走在线引起电流信号。 图一 两条走线相邻布置可在一块电路板上形成电容 当高阻

13、抗模拟走线贴近数字走线时， 这种电容可能会在敏感混合讯号电路中造成问题。 例如 (图二)中电路就可能会面临这类问题。注:以三个 8 位数字电位计和三个运算放大器组成之输出电压达 6 万 5536 阶之 16 位数字模 拟转换器。如果 VDD 在这个系统内是 5V，这个数字模拟转换器分辨率或 LSB 大小就是 76.3V。 图二 线与线太靠近，容易在电路板中产生寄生电容 (图二)电路动作，使用三个位数字电位计和三个 CMOS 运算放大器来组成一个 16 位数字 模拟转换器。图二左侧，有两个数位电位计（U3a and U3b）接到 VDD 与地间，该中心抽 头输出端连接至两个运算放大器（U4a 与

14、 U4b）非反向输入端。使用微控制器 U1 之 SPI 接口来规划数字电位计 U2 与 U3。在这个架构中，每个数字电位计被规划为一个 8 位之多 阶数字模拟转换器。如果 VDD 等于 5V，这些数字模拟转换器 LSB 大小等于 19.61mV。 这两个数字电位计之中心抽头端被连接至两个当缓冲器运算放大器之非反向输入端。 在这个 电路结构中，运算放大器之输入端是高阻抗，将数字电位计与电路其它部份隔离。这两个运 算放大器输出之变化振幅被规划在不会超出第二级运算放大器允许范围内。 要让这个电路形成 16 位数字模拟转换器（U2a） ，第三个数字电位计会在这两个运算放大 器 U4a 与 U4b 之输

15、出范围内变动。 规划 U3a 和 U3b 用来设定数字电位计之输出电压。 再者， 如果 VDD 是 5V，则有可能将 U3a 与 U3b 个别规划为每一步 19.61mV 变化量。以此电压跨 在第三个 8 位数字电位计 R3 上，使本电路最低有效位所对应电压值为 76.3uV。使本电路 达最佳性能关键组件规格见(表一)。 表一 使电路达到最佳性能关键组件规格表组件 规格 目 数位电位计 位数 8 位 确定电路最低有效位大小及分辨率。 额定阻值 (电阻性组件) 10k(typ) 阻抗越低，则整体电路产生噪声越低。阻抗较低电路其电流消耗较高，需做个取 舍。DNL 1 最低有效位(最大值) 良好 D

16、NL 特性是必要，以确保 16 位操作下不会发生漏码。 电压噪声密度 (阻值设在中间) 9 nV /Hz 1kHz 如果这些组件产生之噪声过高，则无法达到 16 位无噪声之性能。选取较低电阻 之组件，可降低数字电位计噪声。 运算放大器 输入偏压电流，IB 1pA 25 C 较高 IB 会导致数字电位计之直流误差，故本电路必须使用 CMOS 放大器。 输入偏移电压 500V (最大值) A1 与 A2 放大器间偏移误差之差异可能损及整个系统 DNL 特性。 电压噪声密度 8.7 nV / Hz 10kHz(typ) 如果这些组件产生之噪声过高，则无法达到 16 位之精确度。选择低噪声放大器， 可降低放大器杂讯。 注:从每个组件规格表众多参数中，找出许多主要规格参数，可以让这个电路更 成功用于提供直流电参考电压或任意波形之应用。本电路可被用于两种基本操作模式； 第一种模式用于可规划调整之直流参考电压， 在这个模 式中， 只是偶尔使用电路之数字部份而在正常操作中却没有； 第二种模式用于任意波型产生