《EDA复习》由会员分享，可在线阅读，更多相关《EDA复习（4页珍藏版）》请在金锄头文库上搜索。
1、1.一般把 EDA 技术的发展分为 MOS 时代、CMOS 时代 和 ASIC 三个阶段。2EDA设计流程包括设计输入设计输入、 设计实现设计实现、实际设计检验实际设计检验和下载编程下载编程 四个步骤。3.某一纯组合电路输入为in1，in2和in3，输出为out，则该电路描述中always的事件表达式应写为 always (in1,in2,in3) 。4. Verilog 连线类型的驱动强度说明被省略时，则默认的输出驱动强度为 strong 5. 随着EDA技术的不断完善与成熟，自顶向下的设计方法自顶向下的设计方法更多的被应用于Verilog HDL 设计当中。 6目前国际上较大的 PLD 器
2、件制造公司有 Xilinx 和 Altera 公司。 7完整的条件语句将产生组合电路，不完整的条件语句将产生 时序时序 电路。8有限状态机分为 Moore 和 Mealy 两种类型。9每个Verilog程序包括四个主要部分：端口定义端口定义、I/O说明内部信号声明、功能定义。10Verilog HDL中最常用的变量可分为两种数据类型，分别为网线型类型网线型类型和寄存器类型寄存器类型。11.可编程逻辑器件有 FPGA和CPLD 12.三种IP为 软软IP ,硬硬IP 和 固固IP名词解释：1PLDProgrammable Logic Device,可编程逻辑器件，PLD 是一种半定制的集成电路，
3、结合 EDA 技术可以十分便捷的构建数字系统。3. PCB Printed Circuit Board，印制电路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体.4.VHDLVery-High-Speed Integrated Circuit Hardware Description Language,标准硬件描述语言.5.FPGA FieldProgrammable Gate Array,现场可编程门阵列，它是作为 ASIC 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。6.SOPCSystem-on-a-Progra
4、mmable-Chip,可编程片上系统, 用可编程逻辑技术把整个系统放到一块硅片上，称作 SOPC。8.IP Intellectual Property 知识产权9.ASICApplication Specific Integrated Circuit，专用集成电路，是一种为专门目的而设计的集成电路。10LABLogic Array Block 逻辑阵列块简答题简答题1Verilog HDL 语言进行电路设计方法有哪几种？（1）自上而下的设计方法（Top-Down）（2）自下而上的设计方法（Bottom-Up） （3）综合设计的方法2. wire 型变量与 reg 型变量的什么本质区别，它们可
5、用于什么类型语句中？答： 线网(wire)表示硬件单元之间的连接。（2 分）就像在真实的电路中一样，线网由其连接器件的输出端连续驱动。线网不能储存值，而且它必须受到驱动器(例如门或连续赋值语句，assign)的驱动。如果没有驱动源，则线网的值为 z。reg 寄存器用来表示存储元件，它保持原有的数值，通过赋值语句可以改变寄存器储存的值，其作用与改变触发器储存的值相当。reg 类型数据的默认初始值为不定值 x。3. 阻塞赋值和非阻塞赋值有何区别？在应用中应注意哪些问题？ 答：Verilog 中，用普通等号“=”作为阻塞式赋值语句的赋值符号，如 y=b。Verilog 中，用普通等号“sw6 3b010 : DOUT sw3 为控制端，当它的值为 110 时，仅按下 BTN7 灯亮 3b000 : DOUT = D0 ; 3b001 : DOUT = D1 ; 3b010 : DOUT = D2 ; 3b011 : DOUT = D3 ; 3b100 : DOUT = D4 ; 3b101 : DOUT = D5 ; 3b110 : DOUT = D6 ; 3b111 : DOUT = D7 ; default : Y = 1; endcase end endmodule
