《实验三-数据选择器译码器全加器》由会员分享，可在线阅读，更多相关《实验三-数据选择器译码器全加器（10页珍藏版）》请在金锄头文库上搜索。
1、1实验三：数据选择器和译码器应用实验三：数据选择器和译码器应用1. 能力培养目标能力培养目标理解数据选择器和译码器的逻辑功能运用数据选择器和译码器的逻辑关系设计实际应用2. 项目任务要求项目任务要求（1）测试 4 选 1 数据选择器的逻辑功能，通过示波器观测每种组合下数据选择器的输出波形（2）测试 2-4 线译码器的逻辑功能（3）将 2-4 线译码器扩展组成 3-8 线译码器，利用两个 2-4 线译码器扩展组成 3-8 线译码器（4）利用 2-4 线译码器设计并实现组合逻辑电路【选做】BAF3. 项目分析项目分析（1） 数据选择器及主流芯片数据选择器及主流芯片 数据选择器是一种多输入、单输出的
2、组合逻辑电路，其应用主要包括通过 级联进行通道扩展数据输入端的个数；或者配合门电路实现逻辑函数，组成函 数发生器。 数据选择器中常见的芯片有双 4 选 1 数据选择器 74LS153 芯片。74LS153 中的引脚 G 用于控制输出。当 G 为高电平时，禁止输出，引脚 Y 输出为低电 平；当 G 为低电平时，允许输出，由数据选择端 B、A 决定 C0、C1、C2、C3中 的哪个数据送往数据输出端 Y。14131211109161234567双4选1数据选择器 74LS153Vcc2GA2C32C22C12C01Y1GB1C31C21C11C01582YGND2图 2-3-1 74LS153 引
3、脚结构图表 2-3-1 4 选 1 数据选择器真值表选择输入选择输入数据输入数据输入选通选通输出输出B AC0 C1 C2 C3GYX XX X X XHLL LL X X XLLL LH X X XLHL HX L X XLLL HX H X XLHH LX X L XLLH LX X H XLHH HX X X LLLH HX X X HLH （2） 译码器及主流芯片译码器及主流芯片 译码器中常见的芯片有双 2-4 线译码器 74LS139，其引脚结构图和真值表分 别如下：14131211109161234567双2-4线译码器 74LS139Vcc2G2A2B2Y02Y12Y21Y31G
4、1A1B1Y01Y11Y21582Y3GND图 2-3-2 74LS139 引脚结构图表 2-3-2 2-4 线译码器真值表输入端输入端选择选择输出端输出端允许允许GB AY0（） Y1（） Y2（） Y3（_ _0BAGY _ _1BAGY _ _2BAGY ）_ _3BAGY HX X H H H HLL LL H H HLL HH L H HLH LH H L HLH HH H H L3在 74LS139 中，引脚 G 用于控制输出。当 G 为高电平时，禁止输出，所有 输出 Y0、Y1、Y2、Y3为高电平；当 G 为低电平时，允许输出，由数据选择端 B、A 决定输出 Y0、Y1、Y2、Y
5、3中的哪路数据为低电平。（3） 实验设备及材料实验设备及材料 数电实验箱（含连接线）1 台 面包板（含连接线）1 块 双 4 选 1 数据选择器 74LS153 1 片 双 2-4 线译码器 74LS1391 片 二输入四与非门 74LS001 片 示波器1 台4. 项目设计项目设计（1）测试）测试 4 选选 1 数据选择器的逻辑功能数据选择器的逻辑功能将 4 选 1 数据选择器 74LS153 的 4 个数据输入引脚 C0、C1、C2、C3分别接 到 4 个不同的固定脉冲信号源（40kHz、20kHz、10kHz、1kHz） ，然后改变数 据选择器引脚 A、B 和使能引脚 G 的电平，引脚
6、Y 会输出相应的脉冲信号，这 个脉冲信号将是 4 个输入脉冲信号之一。电路接线图如下：1KHz10KHz20KHz40KHz OUTGBAYC1C0C3C2K1K2K3图 2-3-3 4 选 1 数据选择器逻辑电路接线图（2）测试）测试 2-4 线译码器的逻辑功能线译码器的逻辑功能将双 2-4 线译码器 74LS139 芯片的 4 个译码输出引脚 Y0Y3接逻辑电平指 示灯。通过改变输入引脚 G、B、A 的电平，产生 4 种输出组合。电路接线图 如下：Y1Y0Y2LED3LED2LED1LED4Y3A B GK1 K2 K3图 2-3-4 2-4 线译码器逻辑电路接线图（3）将）将 2-4 线
7、译码器扩展组成线译码器扩展组成 3-8 线译码器线译码器74LS139芯片包含了2组2-4线译码器，若想扩展到3-8线译码器，通过观察2-44线、3-8线译码器的真值表，我们发现，第二组的引脚A、B、Y0Y3和第一组 的A、B、Y0Y3基本相同，只有引脚G的值是相反的。因此建议将第一组的引 脚G经非门接到第二组的引脚G上，第一组的引脚A、B则直接连接到第二组的 引脚A、B上。这样输入引脚G、A、B和输出引脚1Y01Y3、2Y02Y3构成了3-8 线译码器。 电路接线图自行设计。1Y11Y01Y2LED2LED1LED3 1Y31A 1B 1G2Y12Y02Y2LED6LED5LED4LED7
8、2Y32A 2B 2GABY&K1 K2 K3LED8（4）利用）利用 2-4 线译码器实现组合逻辑电路线译码器实现组合逻辑电路BAF通过观察译码器的真值表、异或逻辑的真值表，找到异或逻辑的输出和译 码器的输出之间的关系，通过什么逻辑门可以建立联系。 电路接线图自行设计。 【提示】将Y1、Y2分别接入与非门的两个输入端，与 非门的输出端与译码器的输入端A、B即构成了异或关系。5. 项目实施项目实施（1）测试）测试 4 选选 1 数据选择器的逻辑功能数据选择器的逻辑功能 按电路接线图连接线路。用实验箱的逻辑电平输出开关作为被测芯片 74LS153 的输入 A、B、G，按下或弹出逻辑电平输出开关，
9、则会改变 74LS153 的输入电平。将 4 个数据输入引脚 C0、C1、C2、C3分别接数字电路实验箱上的 4 个固定脉冲信号源（40kHz、20kHz、10kHz、1kHz） 。 将被测芯片的输出引脚 Y 接到示波器上，观察其波形，并判断出显示的频 率值。 【注】74LS153 芯片包含 2 组数据选择器，任选一组逻辑门即可。 记录不同输入状态所得到的不同输出波形，然后填写下表。表 2-3-3 4 选 1 数据选择器逻辑关系表选择输入 B选择输入 A选通 G输出 Y（波形频率值）XX10000101001105（2）测试）测试 2-4 线译码器的逻辑功能线译码器的逻辑功能 按电路接线图连接
10、线路。用实验箱的逻辑电平输出开关作为被测芯片 74LS139 的输入 A、B、G，按下或弹出逻辑电平输出开关，则会改变 74LS139 的输入电平。将 4 个输出引脚 Y0、Y1、Y2、Y3分别接数字电路实验箱上的逻 辑电平指示灯，观察输出状态，并填写下表。表 2-3-3 2-4 线译码器逻辑关系表输入端输出端允许G选择A BY0 Y1 Y2 Y31 XX000001010011（3）将）将 2-4 线译码器扩展组成线译码器扩展组成 3-8 线译码器线译码器画出自行设计的电路接线图，并连接电路，测试结果是否实现 3-8 线译码器 功能。表 2-3-4 3-8 线译码器逻辑关系表输入端输出端三线
11、K3 K2 K1选通 1G选通 2G1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y30 0 00010100111 0 0101110111（4）利用）利用 2-4 线译码器实现组合逻辑电路线译码器实现组合逻辑电路BAF画出自行设计的电路接线图，并连接电路，测试结果是否实现了异或逻辑 电路功能。 电路接线图画在下面:6将测试结果填写在下表中: 选择输入选择输入选通选通输出输出B AGYX XHL LLL HLH LLH HL6. 项目运行项目运行对实验任务 1、任务 2，在电路连接好后，按各种输入组合测得实验输出结 果应与各芯片的真值表数据保持一致，则证明实验正确。 对实验任务
12、3、任务 4，根据连接后的电路测试结果，判断输入输出的关系， 是否分别满足 3-8 线译码器、异或逻辑的功能，若符合，则证明实验正确。7. 能力拓展及思考能力拓展及思考（1）设计一个三人表决电路，若四个人中有多数同意，表示该决议获得通 过。 【提示】利用 4 选 1 数据选择器。7实验三：全加器搭建实验三：全加器搭建1. 能力培养目标能力培养目标理解全加器的实现原理和逻辑功能 运用常见集成电路芯片搭建一个全加器2. 项目任务要求项目任务要求采用常见的市场主流芯片搭建全加器逻辑电路，输入端包括两个一位二进 制数 A、B 和输入进位 CI，输出端为和 S、输出进位 CO。3. 项目分析项目分析（1
13、）全加器原理）全加器原理 全加器就是用门电路实现两个二进制数相加并求出和的组合逻辑电路，其 输入不仅包含两个一位二进制数，还有低位送来的进位。全加器输入端口： A、B 是两个一位二进制数，CI 是输入进位；输出端口：S 为和，CO 为输出进 位。 全加器的逻辑表达式：CIBACIABCIBABCIACIBAS_ _CIBAABCIACIBABCO)(表 2-4-1 全加器真值表输输 入入输输 出出CIABSCOLLLLLLLHHLLHLHLLHHLHHLLHLHLHLHHHLLHHHHHH（2）2-3-3-2 与或非门与或非门 74LS54 2-3-3-2 与或非门 74LS54 逻辑表达式为
14、：JIHGFEDCBAY8引脚结构图如下：1413121110981234567&2-3-3-2 与或非门74LS54VccJIHGFNCGNDABCDEY1 &图 2-4-1 74LS54 引脚结构图与或非门的特点：若某一组为 1，则输出 Y 为 0；若各组均为 0 时，输出为 1。对与或非门而言，如果一个与门中的一条或几条输入引脚不被使用，则需 将它们接高电平；如果一个与门不被使用，则需将此与门的至少一条输入引脚 接低电平。 （3）实验设备及材料）实验设备及材料 数字电路实验箱1 台 面包板1 块 2-3-3-2 与或非门 74LS54 2 片 六反相器 74LS04 1 片4. 项目设计项目设计本次实验采用了 2 片 74LS54 芯片和 1 片 74LS04 芯片。下面是设计后的全 加器逻辑电路接线图。9A BCIAY 1 AY 1SCO11&A
