《OC与OD门》由会员分享，可在线阅读，更多相关《OC与OD门（8页珍藏版）》请在金锄头文库上搜索。
1、OC 门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain） 。为什么引入 OC 门？ 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路-OC 门来实现“线与逻辑” 。 OC 门主要用于 3 个方面： 1、 实现与或非逻辑，用做电平转换，用做驱动器。由于 OC 门电路的输出管的集电极悬空，使用时需外接一个上拉电阻 Rp 到电源 VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考
2、虑应当足够大；从确保足够的驱动电流考虑应当足够小。 2、 线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般 TTL 门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流） ，而烧坏器件。在硬件上，可用 OC 门或三态门（ST 门）来实现。 用 OC门实现线与，应同时在输出端口应加一个上拉电阻。 3、 三态门（ST 门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平） ，由于三态门的输出是推
3、拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比 OC 门快，常用三态门作为输出缓冲器。一、一、OC 门门实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据(状态)用同一条导线输送出去。因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称 OC 门（open collector）。OC 门电路及逻辑符号见图 T1119，该电路的特点是输出管 T的集电极悬空，使用时需外接一个负载电阻 R和电源 Ec。OC 门的主要用途有以下 3 个方面：（1）实现与或非逻辑用个 OC 门实现与或非逻辑的电路如图 T1120 所示.因为
4、任何一个门输入全为 1 时,其输出为零，而 n 个门的输出端又并接在一起（线与），故输出 Y=0，即 Y=A1B1+A2B2+AnBn，是与或非的逻辑功能。（2）用做电平转换在数字系统的接口部分常需要进行所示电平转换,这可用 OC 门来实现.如图 T1121 所示电路是用 OC 门把输出高电平变换为 10V 的电路。（3）用做驱动器可以用 OC 门驱动指示灯,继电器等,其驱动指示灯的电路如图 T1122 所示。二、三态输出门二、三态输出门1. 三态门的特点三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是 3 个
5、逻辑值电路。 2. 三态逻辑与非门三态逻辑与非门如图 T1123 所示。这个电路实际上是由两个与非门加上一个二极管 D2组成。虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的 uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分，它是个非门，它的输入端 C 称为控制端，或称许可输入端、使能端。当 C 端接低电平时，T4 输出一个高电平给 T5 ，使虚线右半部分处于工作状态，这样，电路将按与非关系把 uI1， uI2接受到的信号传送到输出端， 使 u0或为高电平，或为低电平。当 C 端接高电平时，T4 输出低电平给 T5，使 T6、T7、T10 截止。另一方面，通过 D
6、2把 T8的基极电位钳在 1v 左右，使 T截止。由于 T、T均截止，从输出端 u0看进去，电路处于高阻状态。三态逻辑与非门的逻辑符号如图 T1124 所示。其中（a）图表示 C 端为高电平时为工作状态，称为高有效三态与非门。（b）图表示 C 端为低电平时的工作状态，称为低有效三态与非门。在使用时应注意区分。三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号，如图 T1125 所示，这种方式在计算机中被广泛采用。但需要指出，为了保证接在同一条总线上的许多三态门能正常工作，一个必要条件是，任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输
7、出状态不正常的现象。集电极开路集电极开路 TTL“TTL“与非与非”门门（OCOC 门）门） 图 2-7（a）为典型 OC 门电路图，（b）为逻辑符号。由图可知，去掉普通TTL 门中 T3、T4管，让 T5管的集电极开路，使用时再外接一个电源 VC（VC = 530V）及电阻 RL，则构成集电极开路“与非”门。当输入端全为高电平时，T2、T5导通，输出 F 为低电平；输入端有一个为低电平时，T2、T5截止，输出F 高电平接近电源电压 VC。因此 OC 门同样完成“与非”逻辑功能。 OCOC 门的应用门的应用1. OC 门实现“线与”逻辑2.电平转换器：因为 OC 门需外接电阻，所以电源VCC可
8、以选 5V-30V，因此 OC 门作为 TTL 电路可以和其它不同类型不同电平的逻辑电路进行连接。图 2-9 为 TTL 电路驱动CMOS 电路图。当 CMOS 电源电压VDD = 5V 时，TTL 门可以直接驱动 CMOS 门，如（a）图所示。如果 CMOS 电路的VDD = 5V-18V，特别是VDDVCC时，为保证 CMOS 高电平输入的需要，必须选用集电极开路（OC 门）TTL 电路。如图（b）所示。3.驱动感性负载在数字电子设备中,常会用到电感性元件,用普通的 TTL 门无法直接来推动,一般要接分立的晶体管和其他元件,而利用 OC 门只要合理选取 VCC 大小,使驱动电流小于门中 T
9、5所能承受的最大值即可.一、集电极开路的门电路(OC 门) 虽然推拉式的输出电路结构具有输出电阻很低的优点，但使用时有一定的局限性。首先，不能将它们的输出端并联。其次，在采用推拉式输出级的门电路中，电源一经确定（如 5v），那么输出的高电平就确定了，无法满足对不同输出高低电平的需要。此外，推拉式结构也不能满足驱动较大电流，较高电压负载的要求。克服上述局限性的方法就是将输出级改为集电极开路的三极管结构，做成集电极开路的门电路(open collector gate)，简称 OC 门。图.给出了 OC 门的电路结构和图形符号。这种门电路在工作时需要外接负载电阻和电源。两个 OC 结构的与非门线与连
10、接可以得到与或非的逻辑功能。二、漏极开路的门电路（OD 门）如同 TTL 电路中的 OC 门那样，CMOS 门的输出电路结构也可以做成漏极开路的形式。在 CMOS 电路中，这种输出电路结构经常用在输出缓冲/驱动器当中，或者用于输出电平的变换，以及满足吸收大负载电流的需要。此外也可以用于线与逻辑。我们先来说集电极开路输出的结构。集电极开路输出的结构如图 1 所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”） 。对于图 1，当左端的输入为“0”时，前面的三极管截止（即集电极 C 跟发射极 E 之间相当于断开） ，所以 5V 电源通
11、过 1K 电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合） ；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止 （相当于开关断开） 。我们将图 1 简化成图 2 的样子。图 2 中的开关受软件控制， “1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为 0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个 1K 的电阻即是上拉电阻。如果开关闭合，则有电流从 1K 电阻及开关上流过，但
12、由于开关闭和时电阻为 0（方便我们的讨论，实际情况中开关电阻不为 0，另外对于三极管还存在饱和压降），所以在开关上的电压为 0，即输出电平为 0。如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流） ，所以流过的电流为 0，因此在 1K 电阻上的压降也为 0，所以输出端的电压就是 5V 了，这样就能输出高电平了。但是这个输出的内阻是比较大的（即 1K） ，如果接一个电阻为 R 的负载，通过分压计算，就可以算得最后的输出电压为 5*R/(R+1000)伏，即 5/(1+1000/R)伏。所以，如果要达到一定的电压的话，R 就不能太小。如果 R 真的太小，而导致输出电压不够的话，那我
13、们只有通过减小那个 1K 的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。如果我们将一个读数据用的输入端接在输出端，这样就是一个 IO 口了（51 的 IO 口就是这样的结构，其中 P0 口内部不带上拉，而其它三个口带内部上拉） ，当我们要使用输入功能时，只要将输出口设置为 1 即可，这样就相当于那个开关断开，而对于 P0 口来说，就是高阻态了。 对于漏极开路（OD）输出，跟集电极开路
14、输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC 就变成了OD，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电 时，则刚好相反。比起 OC 或者 OD 来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的 OC 或 OD 输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门） ，这样可作为输入状态，AVR单片机的一些 IO 口就是这种结构。
