组原第三次上机

《组原第三次上机》由会员分享，可在线阅读，更多相关《组原第三次上机（14页珍藏版）》请在金锄头文库上搜索。

1、实验内容：控制器综合实验控制器综合实验专 业：信息安全班 级：1302学 号：U201315135姓 名：刘弼锐电 话：182718777522015计算机组成原理计算机组成原理 实验报告实验报告与 与 与 与 与 与 与 与 与 与 与 与 与 与 与 与 与 与 与 与邮 件：报告日期：2015-06-22指导教师：胡迪青 谭志虎 秦磊华I华华 中中 科科 技技 大大 学学 课课 程程 实实 验验 报报 告告目 录1实验目的实验目的 .12实验环境实验环境 .13实验内容实验内容 .13.1构建指令系统.13.2构建取指令通路.23.3构建指令运算通路.23.4构建硬布线控制器.34方案设

2、计方案设计 .34.1构建指令系统.34.2构建取指令通路.44.3构建指令运算通路.44.4构建硬布线控制器.55过程与调试过程与调试.75.1实验步骤.75.2测试用例.85.3结果与分析.95.4故障与调试.96总结与心得总结与心得.106.1实验总结.106.2实验心得.117参考文献参考文献 .111华华 中中 科科 技技 大大 学学 课课 程程 实实 验验 报报 告告1实验目的 复习与巩固微程序控制器基本原理。 理解总线系统的原理和作用。 进一步加深对运算器、存储器及时序电路的理解。 掌握硬布线控制器设计原理。 为整机实验以及课程设计做准备。2实验环境Logisim 是一款数字电路

3、模拟的教育软件，每一位用户都可以通过它来学习如何创建逻辑电路，方便简单。 它是一款基于 Java 的应用程序，可运行在任何支持JAVA 环境的平台，方便学生来学习设计和模仿数字逻辑电路。Logisim 中的主要组成部分之一就在于设计并以图示来显示 CPU。当然 Logisim 中还有其他多种组合分析模型来对你进行帮助，如转换电路，表达式，布尔型和真值表等等。同时还可以重新利用小规模的电路来作为大型电路的一部分。3实验内容3.1 构建指令系统构建如下指令格式的 16 位指令系统，设计一段测试程序存储在存储器中，建议程序存储在 Logisim ROM 模块中（指令存储器、数据存储器分开） 。其他扩

4、展部分：增加存存储器指令 std（加分）或跳转分支指令 jmp。所要求的指令格式如图 1 所示。OPOP（4bits4bits）ADDRADDR（12bits12bits）图 1 指令格式2华华 中中 科科 技技 大大 学学 课课 程程 实实 验验 报报 告告部分指令的具体设计如表 1 所示。表 1 部分指令具体设计操作码助记符RTL 功能描述0000NOPNOP 空操作0100LOADLOAD ADDRADDRAC (MemADDR)0101XORXOR ADDRADDRAC (AC)(MemADDR)0110OROR ADDRADDRAC (AC)+(MemADDR)0111ADDADD

5、ADDRADDRAC (AC)加(MemADDR)0010SUBSUB ADDRADDRAC (AC)减(MemADDR)XXXX待扩展注：注：已有 OPOP 不得重新定义。3.2 构建取指令通路利用 Logisim 平台中现有部件构建取指令通路（PC 寄存器 16 位） ，其中 PC 由时钟驱动，每个时钟自动完成取值以及 PC=PC+1 的功能，控制存储器在后续步骤中实现。取指令通路如图 2 所示。图 2 取指令通路示意图3.3 构建指令运算通路利用综合实验二中封装的 16 位运算器以及 RAM 模块构建能满足上述指令系统3华华 中中 科科 技技 大大 学学 课课 程程 实实 验验 报报 告

6、告的简单运算通路。3.4 构建硬布线控制器构建能自动运行上述指令硬布线控制器，相应操作控制信号设计一览表如表 2所示。为避免过多的连线，建议控制器输出的信号全部用隧道标签的方式连接。表 2 操作控制信号设计一览表微命令微命令CnC1C0有效值有效值标签标签（隧道）（隧道）功能功能4方案设计4.1 构建指令系统按实验要求给出的指令格式构建 16 位指令系统，在已有的部分指令的基础上，增加了存存储器指令 std 和跳转分支指令 jmp。完整的指令设计如表 3 所示。表 3 完整的指令设计操作码助记符RTL 功能描述0000NOPNOP 空操作0100LOADLOAD ADDRADDRAC (Mem

7、ADDR)0101XORXOR ADDRADDRAC (AC) (MemADDR)0110OROR ADDRADDRAC (AC) + (MemADDR)0111ADDADD ADDRADDRAC (AC) 加 (MemADDR)4华华 中中 科科 技技 大大 学学 课课 程程 实实 验验 报报 告告0010SUBSUB ADDRADDRAC (AC) 减 (MemADDR)1000STDSTD ADDRADDRMemADDR (AC)0001JMPJMP ADDRADDR跳转至 ADDR指令在执行过程中只有读操作，并没有设计写回操作对指令进行修改，因此选择只读存储器（ROM）作为指令存储器。

8、将测试程序存储在存储器中。考虑到指令位宽以及后面的 PC 的位数，将 ROM 的数据位宽设置为 16 位，其中高 4 位存放操作码，低 12 位存放数据地址；将地址位宽设置为 16 位。因为设计了存存储器指令（std） ，需要将数据写回存储器，故数据寄存器选用随机存储器（RAM） ，并将地址位宽设置为 12 位，从而省去了地址位扩展的工作，同时也将数据位宽设置为 16 位。选择寄存器存放 AC 的值，以达到数据寄存的目的。4.2 构建取指令通路利用 Logisim 平台中现有部件构建取指令通路（PC 寄存器 16 位） ，其中 PC 由时钟驱动，每个时钟自动完成取址以及 PC = PC+1 的

9、功能，因此选择计数器作为 PC寄存器，则在时钟的驱动下，可自动完成 PC+1PC 的操作。同时，因为计数器支持从数据端直接加载数据存入计数器中作为初始值，所以可以很方便的实现 JMP 的指令跳转功能。将 PC 的值作为取指令地址，可以对指令寄存器（ROM）中的指令进行逐条读取。按照实验要求，计数器数据位宽设置为 16 位，故指令寄存器地址位宽也设置为16 位。将计数器中的计数结果传给指令寄存器地址输入端，即构成取指令通路，如图 3 所示。图 3 取指令通路电路图5华华 中中 科科 技技 大大 学学 课课 程程 实实 验验 报报 告告4.3 构建指令运算通路利用综合实验二中封装的 16 位运算器以及 RAM 模块构建能满足上述指令系统的简单运算通路。指令系统中，OP 定义了每条指令所执行的操作。其中，不需要经过 6 位运算器的指令有 LOAD、STD、JMP，而经过 16 运算器的指令有NOP、XOR、OR、ADD、SUB，其中不同的指令操作码对应不同的 16 位运算器的运算符，因此需要设计译码电路（译码器） ，将 OP 转换为 Si。然后，将数据存储器（RAM）中对应地址的数据输出、与寄存器中 AC 的值作为 16 位运算器的输入端。其中，译码器内部电路如图 4 所示。图 4 OPSi 译码器电路图最终，将 16 位运算器的