数电实验设计实验报告

上传人:206****923 文档编号:41567719 上传时间:2018-05-30 格式:DOCX 页数:34 大小:1.54MB
返回 下载 相关 举报
数电实验设计实验报告_第1页
第1页 / 共34页
数电实验设计实验报告_第2页
第2页 / 共34页
数电实验设计实验报告_第3页
第3页 / 共34页
数电实验设计实验报告_第4页
第4页 / 共34页
数电实验设计实验报告_第5页
第5页 / 共34页
点击查看更多>>
资源描述

《数电实验设计实验报告》由会员分享,可在线阅读,更多相关《数电实验设计实验报告(34页珍藏版)》请在金锄头文库上搜索。

1、数电实验课程设计实践报告 课题一课题一 数字电子钟数字电子钟任务任务:用文本法或图形法设计一个能显示时、分、秒的数字电子钟。要求要求:1. 设计由 20mhz 有源晶振电路产生标准信号的单元电路;2. 时为 0023 六十进制计数器,分、秒为 0059 六十进制计数器;3. 能够显示出时、分、秒;4. 具有清零,调节分钟的功能;5. 模拟钟摆功能;6. 具有整点报时功能,整点报时的同时声响电路会发出叫声;7. 对时、分、秒单元电路进行仿真并纪录;8. 选作部分:具有定时闹钟功能,可在任意设定一时间,到时自动提醒, 通过声响电路发出叫声。 设计思路设计思路:1. 设计一个分频器对提供的 20mh

2、z 脉冲信号进行分频,在头文件中进行调用,根据输入的初值不同得到不同的频率信号;2. 用计数器对 1hz 的脉冲信号进行计数得到秒,用译码器对其译码用数字管就能显示时间了,分与时也采用相同的办法得到;3. 输入一个脉冲信号对分计数进行控制就可以调节分钟了;4. 用 LED 灯对 1HZ 的信号进行间隙闪烁模拟钟摆功能;5.当时间为整点时用 LED 亮来模拟声响电路。20MHZ 的脉冲 1HZ 脉冲信号 分脉冲信号 调节分钟 8HZ 脉冲信号 时脉冲信号250HZ1000HZ 脉冲信号数字钟系统框图分频器24,60 进制计数器译码器时分秒的计数结果模拟钟摆模拟整点报时单脉冲清零控制分频器分频器:

3、分频器电路图分频器仿真波形图分析分析:对输入的脉冲进行同步计数,根据需要输入不同的 d 值可得到不同频率的脉冲信号,为了更 合理的脉冲占空比对脉冲采用了二分频得到占空比为 50%的脉冲信号,本系统中用到的有 1000HZ,250HZ,8HZ,1HZ 的信号脉冲。计数器计数器: 分析:分析:采用同步计数器根据输入的 C 的不同实现不同的计数,计满一个周期后产生一个进位脉冲, 本系统用到了一个 24 计数器和 2 个 60 计数器分别表示时分秒。计数器电路图计数器电路图译码器:译码器: module yima(in,out1,out0);input 5:0 in; /in为输入的时,分,秒.out

4、put 3:0 out1,out0; /out1表示十位,out0表示个位.reg 3:0 out1,out0;always(in)begincase(in)6b000000: begin out0=4b0000; out1=4b0000; end /00 6b000001: begin out0=4b0001;out1=4b0000; end /016b000010: begin out0=4b0010; out1=4b0000; end /026b000011: beginout0=4b0011;out1=4b0000; end /036b000100: begin out0=4b0100

5、;out1=4b0000; end /046b000101: beginout0=4b0101;out1=4b0000; end /056b000110: begin out0=4b0110;out1=4b0000; end /066b000111: begin out0=4b0111;out1=4b0000; end /076b001000: begin out0=4b1000;out1=4b0000; end /086b001001: begin out0=4b1001;out1=4b0000; end /096b001010: begin out0=4b0000;out1=4b0001;

6、end /106b001011: begin out0=4b0001; out1=4b0001; end /11 6b001100: begin out0=4b0010;out1=4b0001; end /126b001101: begin out0=4b0011; out1=4b0001; end /136b001110: beginout0=4b0100;out1=4b0001; end /146b001111: begin out0=4b0101;out1=4b0001; end /156b010000: beginout0=4b0110;out1=4b0001; end /166b01

7、0001: begin out0=4b0111;out1=4b0001; end /176b010010: begin out0=4b1000;out1=4b0001; end /186b010011: begin out0=4b1001;out1=4b0001; end /196b010100: begin out0=4b0000; out1=4b0010; end /20 6b010101: begin out0=4b0001;out1=4b0010; end /216b010110: begin out0=4b0010; out1=4b0010; end /226b010111: beg

8、inout0=4b0011;out1=4b0010; end /236b011000: begin out0=4b0100;out1=4b0010; end /246b011001: beginout0=4b0101;out1=4b0010; end /256b011010: begin out0=4b0110;out1=4b0010; end /266b011011: begin out0=4b0111;out1=4b0010; end /276b011100: begin out0=4b1000;out1=4b0010; end /286b011101: begin out0=4b1001

9、;out1=4b0010; end /296b011110: begin out0=4b0000;out1=4b0011;end /306b011111: begin out0=4b0001;out1=4b0011; end /316b100000: begin out0=4b0010; out1=4b0011; end /326b100001: beginout0=4b0011;out1=4b0011; end /336b100010: begin out0=4b0100;out1=4b0011; end /346b100011: beginout0=4b0101;out1=4b0011;

10、end /356b100100: begin out0=4b0110;out1=4b0011; end /366b100101: begin out0=4b0111;out1=4b0011; end /376b100110: begin out0=4b1000;out1=4b0011; end /386b100111: begin out0=4b1001;out1=4b0011; end /396b101000: begin out0=4b0000;out1=4b0100;end /406b101001: begin out0=4b0001;out1=4b0100; end /416b1010

11、10: begin out0=4b0010;out1=4b0100; end /426b101011: beginout0=4b0011;out1=4b0100; end /436b101100: begin out0=4b0100;out1=4b0100; end /446b101101: beginout0=4b0101;out1=4b0100; end /456b101110: begin out0=4b0110;out1=4b0100; end /466b101111: begin out0=4b0111;out1=4b0100; end /476b110000: begin out0

12、=4b1000;out1=4b0100; end /486b110001: begin out0=4b1001;out1=4b0100; end /496b110010: begin out0=4b0000;out1=4b0101;end /506b110011: begin out0=4b0001;out1=4b0101; end /516b110100: begin out0=4b0010; out1=4b0101; end /526b110101: beginout0=4b0011;out1=4b0101; end /536b110110: begin out0=4b0100;out1=

13、4b0101; end /546b110111: beginout0=4b0101;out1=4b0101; end /556b111000: begin out0=4b0110;out1=4b0101; end /566b111001: begin out0=4b0111;out1=4b0101; end /576b111010: begin out0=4b1000;out1=4b0101; end /586b111011: begin out0=4b1001;out1=4b0101; end /59default: beginout0=4bz; out1=4bz; endendcaseen

14、d endmodule译码器仿真波形图译码器电路图分析:分析:对输入的时分秒进行译码,译码管能显示 16 进制数,故采用 4 位二进制数表示,个位十位分别用一个译码管显示。模拟钟摆:模拟钟摆:模拟钟摆仿真波形图模拟钟摆电路图分析:分析:用 5 盏 LED 灯来模拟钟摆功能,用 8HZ 的信号脉冲在一秒钟让灯闪一个来回。 报时电路:报时电路:报时电路仿真波形图分析:分析:在分为 59,秒为 56,57,58,59 时让 a 为 1,其他时间为 0,a 与 1000HZ 的信号相与,整点时 让 b 为 1,其他时间为 0,b 与 250HZ 的信号相与,实现四短一长的报时。报时电路电路图数字钟源代码:数字钟源代码:数字钟编译报告数字钟总电路图数字钟仿真波形图数字钟引脚图课题二:交通灯控制逻辑电路设计任务任务:用 CPLD 设计路口交通灯控制器。要求要求: 1. 满足如下时序要求:南北方向红灯亮,东西方向绿灯亮;南北方向绿灯亮,东西方向红

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号