数电课程设计+多功能电子时钟

《数电课程设计+多功能电子时钟》由会员分享，可在线阅读，更多相关《数电课程设计+多功能电子时钟（24页珍藏版）》请在金锄头文库上搜索。

1、4前前 言言随着电子技术的不断发展，数字电子技术在设计中所体现 在出来的优势越来越明显，它不仅是电子信息类专业的一个重要 部分，而且在其它类专业工程中也是不可缺少的。报警电路、时 序控制电路作为子系统的应用，发展更是迅速，已成为新一代一 些电子设备不可缺少的核心部件，其现实生活中的运用也是非常 普遍和广泛。 集成数字电子计时器的设计过程中，组成其电路的核心部 分是几个电路的设计以其几种芯片功能应用，其中主要包括：控 制电路， ，校时电路，译码电路，优先编码电路，显示电路等。 电子技术的发展促使这些电路被广泛的应用到一系列电子设备当 中，时序控制电路也成为数字电子电路设计和制作过程中不可缺 少的

2、部分，并且设计简单，易于操作，可靠性好的优点。对数字电子计时器设计的目的是为了更好的掌握几种芯片 的工作原理，学会其电路的设计与主要性能参数测量方法以及掌 握电子线路系统的装试和调试技术。本次设计分为四个主要步骤： 一 ：构思和设计分频电路，校时电路和译码电路。二：根据设 计要求和选择的电路通过计算选择元器件和参数，并准确无误的 设计好要设计的电路原理图。三：在万能板或在面包板上根据设 计电路原理进行元器件的电路安装和精细的调试。四：在安装好 的电路板上进行闹钟功能的测试。 在此次课程设计的编写过程中参考了多种电子设计资料如 电子线路设计实验测试 （第二版） ， 数子电子技术基础 等。在编写此

3、次课程设计的过程中由于本人的水平有限，在设计 的过程中难免出现缺点和不足之处，还请老师批评和指正。5第一章：系统电路设计第一章：系统电路设计1.11.1 系统总设计思路系统总设计思路数字电子计时器 原理框图如图 （1.1）所示，电路一 般包括以下几个部分：振荡器、分频器、校时电路、时 分秒计数器、译码显示电路。图 1.1 数字电子计时器原理框图 对于各部分 （1）振荡器用来产生相应频率的脉冲信号。 （2）分频器用来对振荡器产生的信号进行分频，从而得到电 子计数器需要的 1Hz 秒脉冲。 （3）为使数字钟走时与标准时间一致，校时电路是必不可少的。 设计中采用开关控制校时直接用秒脉冲先后对“时”

4、“分” 计数器进行校时操作。 （4）计数电路，通过计数输出产生相应的二进制码元， 再输入到译码器。 （5）译码电路和显示器为一个整体。通过译码器译码输 入到数码管，最终显示出来。61.21.2 设计方案选择设计方案选择1.2.1 振荡部分 方案一 晶体震振荡器电路 采用石英晶体振荡器。使用振荡频率为 32768Hz 的石英晶 体和反向器构成一个稳定性好、精度高的时间信号源。改变电容 C 可以对振荡器的频率进行微调，再通过一个反相器，输出 32768Hz 的方波，将此方波的频率进行 15 次二分频后，在输出 端刚好可得到频率为 1Hz 的脉冲信号。方案二 555 振荡器电路振荡器是计时器的核心，

5、其作用是产生一个标准频率 的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质 量。 采用集成电路555 定时器与 RC 组成的多谐振荡器。（比较）秒信号发生器是数字电子钟的核心部分，它的精度和稳 度决定了数字钟的质量，但我们做实验考虑到用石音晶体振荡电 路时分频电路用的元件较多 且价格较贵，用 555 构成的电路元 件容易得，电路简单且易于实现，故选方案二 。 1.2.2 分频部分 方案一 CD4060 构成的分频电路 通常实现分频器的电路是计数器电路，一般采用多级 2 进制 计数器来实现。 CD4060 在数字集成电路中可实现的分频次数最高，为 14 级 2 进制计数器而且 CD4060 还

6、包含振荡电路所需的非门。 方案二 74LS90 构成的分频电路 74LS90 是异步二五十进制加法计数器，它既可以作二 进制加法计数器，又可以作五进制和十进制加法计数器。将 CP2 和 Q0相连，计数脉冲由 CP1输入，Q3、Q2、Q1、Q0作为输出端， 则构成异步 8421 码十进制加法计数器。从而完成十分频。 （比较）由于 CD4060 为 2 进制计数，要求精度比较高，在实际 学习中对 74LS90 的了解比 CD4060 的了解要深，所以采用 74LS90 来做分频电路，所以选方案二。 1.2.3 校时部分 方案一 慢校时 将低压电源通过一个开关连接到校时电路，通过开关的接通7与断开产

7、生高低电平,再通过部分逻辑门电路，从而得到所需要 的脉冲信号完成校时。 方案二 快校时 将校时 1Hz 脉冲信号与开关控制的信号取反再输到一个与非 门，然后与另一个进位脉冲信号同时输入到一个与非门，最后输 如到进位脉冲，只要开关接通，1Hz 脉冲信号将连续输入到校时 电路，完成快校时。 （比较）快校时电路由于脉冲源产生的 1Hz 脉冲信号比较稳定， 实现方案相对简单，并且灵活易操作，选方案二。 1.2.4 译码驱动显示部分 方案一 译码器 74LS48 与共阴数码管电路 共阴数码管的译码器应选用 74LS48，译码后输出为高电平， 数码管的公共端接地，从而在数码管上将显示出相应的数字。 方案二

8、 共阳数码管电路 共阳数码管的译码器应选用 74LS47，译码后输出为低电平，数码管公共端接正电源，将在数码管上显示出相应数字。 （比较）由于译码器 74LS47 在市面比较容易买到及多方面的原 因，所以选用 74LS47，数码管用共阳数码管。 综合上述方案的选择与比较，都选择方案二。主要是由于电 器元件的熟悉程度以及市场的供求关系。在方案二中，大部分的 电器元件我们较熟悉并且更容易获得。第第二二章章 单单元元电电路路设设计计2.1 振振荡荡器器电电路路2.1.1 用 555 作振荡器采用集成电路 555 定时器与 RC 组成的多谐振荡器。输出的脉冲频率为1KHz，周期=2)2+(1=121I

9、nCRRfT1ms。取电阻为千欧级，电容 0.01uF 到 0.1uF。若=1=fS参数选择：R1=R2=10k 欧姆，C1=47uF 时，可以得到秒脉冲信号。8虽然直接得到了秒脉冲，但从计时精度的角度考虑，振荡器的 振荡频率越高，钟表计时的精度就越高，所以一般不直接输出 秒脉冲信号。2.1.2 芯片管脚图及功能表介绍（1）芯片管脚如图（2.1）图 2.1 555 定时器管脚图（2）芯片功能表输 出输 出 阀值输入 （v11）触发输入 （v12）复位 （RD）输出 （VO）发电管 T00导通 2/3VCC1/3VCC10导通 1/3VCC1不变不变表 2.1 555 定时器功能表2.1.3振荡

10、器单元电路图9图 2.2 555 定时器构成的振荡器电路工作原理接通电源 VCC后，Vcc经电阻 R1和 R2对电容 C 冲电，其电压 uc按由 0 按指数规律上升。随着冲电达到饱和，电容 C 开始放 电 uc随之下降。由于电容 C 上的电压 uc将在 2/3Vcc 和 1/3Vcc 之间来回冲电和放电，从而使电路产生了振荡，输出矩形脉冲。2.2 分分频频器器电电路路2.2.1 用 74LS90 作分频器通常实现分频器的电路是计数器电路，一般采用多级 10 进制计数器来实现。分频器的功能有两个：一是产生标准秒脉 冲信号；二是提供功能扩展电路所需的信号。选用中规模集成 电路 74LS90 可以完

11、成以上功能。将 3 片 74LS90 级联，每片 为 1/10 分频，三片级联正好获得 1Hz 的标准秒脉冲。 2.2.2 芯片 74LS90 的管脚图及功能表介绍10（1）芯片管脚如图（2.3）图 2.3 74LS90 管脚图 （2）芯片功能介绍 74LS90 是异步二五十进制加法计数器，它既可以作二 进制加法计数器，又可以作五进制和十进制加法计数器。 通过不同的连接方式，74LS90 可以实现四种不同的逻辑功 能；而且还可借助 R0(1)、R0(2)对计数器清零，借助 S9(1)、 S9(2)将计数器置 9。其具体功能详述如下： 1)计数脉冲从 CP1输入，Q0作为输出端，为二进制计数器。

12、 2)计数脉冲从 CP2输入，Q3Q2Q1作为输出端，为异步五进制 加法计数器。 3)若将 CP2和 Q0相连，计数脉冲由 CP1输入， Q3、Q2、Q1、Q0作为输出端， 则构成异步 8421 码十进制加法计数器。 4)若将 CP1与 Q3相连，计数脉冲由 CP2输入， Q0、Q3、Q2、Q1作为输出端， 则构成异步 5421 码十进制加法计数器。 5)清零、置 9 功能。 a) 异步清零 当 R0(1)、R0(2)均为“1” ；S9(1)、S9(2)中有“0”时，实 现异步清零功能，即 QDQCQBQA0000。 b) 置 9 功能 当 S9(1)、S9(2)均为“1” ；R0(1)、R0

13、(2)中有“0”时，实 现置 9 功能，即 QDQCQBQA1001。 （3）芯片功能表11输 入输 出清 0置 9时 钟 R0(1)、 R0(2)S9(1)、 S9(2)CP1 CP2QD QC QB QA功 能110 0 0000清 00 011 1001置 9 1QA 输 出二进制计 数1 QDQCQB输出五进制计 数 QAQDQCQBQA输 出 8421BCD 码十进制计 数QD QAQDQCQB输 出 5421BCD 码十进制计 数0 01 01 1不 变保 持表 2.2 74LS90 功能表 2.2.3 分频单元电路图图 2.4 三片 74LS90 构成的分频电路图 工作原理 由振

14、荡器产生的 1kHz 信号通过 U1，U2，U3 三次十分频后 得到 1Hz 的秒脉冲。即由 U1 的 CP1输入十个脉冲后，从 U1 的 Q3输出一个脉冲，同样 U2，U3 也是，最后 1kHz 的信号就转变12成了我们所需要的 1Hz 的秒信号。2.3 校校时时电电路路2.3.1 校时电路的设计当数字计时器接通电源或者计时出现误差时，需要校正时 间（或称校时） 。校时是数字计时器应具备的基本功能。为使电 路简单。这里只进行分和小时的校对。 对校时电路的要求是，在小时校正时不影响分和时不影响 秒和小时的正常计数。校时方式有“快校时”和“慢校时”两 种， “快校时”是通过开关控制，使计数器对

15、1Hz 的校时脉冲 计数。 “慢校时”是用手动产生单脉冲做校时脉冲， （图 2.5） 为校“时” ，校“分”电路。其中 S1 为校“分”用的控制开关， S2 为校“时”用的控制开关。校时脉冲采用分频器输出的 1Hz 脉冲，当 S1 或 S2 分别为“0”时可进行“快校时” 。秒的正常 计数；在分校正 本设计采用“快校时” 。需要注意的是，校时电路是由与非门构成的组合逻辑电路， 可用芯片 74LS00 和 74LS04 实现。开关 S1 或 S2 为“0”或“1”时，可能会产生抖动，接电容 C1，C2 可以缓解抖动。2.3.2 芯片功能及管脚介绍 （1）74LS00 管脚如图（2.5）图 2.5

16、 74LS00 管脚图 （2）芯片功能介绍1374LS00 为四二输入与非门，即。当YABA=1，B=1 时 Y=0；A=1，B=0 时 Y=1；A=0，B=1 时 Y=1；A=0，B=0 时 Y=1。 （3）芯片逻辑功能表表 2.3 74LS00 功能表（4）74LS04 管脚如图（ 2.6）图 2.6 74LS04 管脚图（5）芯片功能介绍74LS04 为六反相器，即 Y=。当 A=0 时，Y=1；A当 A=1 时，Y=0。输 入输出ABY11010101100114（6）芯片逻辑功能表 输 入输 出AY0110表 2.4 74LS04 功能表 2.3.3 校时单元电路图图 2.7 由 74LS00 和 74LS04 构成的校时电路 工作原理当“S1” “S2”由接通到断开或