《可预置的定时显示报警器设计报告》由会员分享，可在线阅读，更多相关《可预置的定时显示报警器设计报告（13页珍藏版）》请在金锄头文库上搜索。
1、 数字逻辑实验设计报告课程设计名称： 数字电路与逻辑设计课程设计 设计题目： 可预置的定时显示报警器 设计依据、要求及主要内容（可另加附页）：设计依据：设计一个可预置的定时显示报警器逻辑电路要求： （1）预置 30 秒的显示报警系统；（2）要求预置 30 秒减到 0 秒报警（也可以预置 0 秒，计数到 30 秒时报警）；每隔五秒显示一次时间（即 30 秒，25 秒，、，5 秒，0 秒时显示）；（3）系统能准确的预置和清零；参考器件：集成电路 74LS168 74LS373 74LS121 74LS48 74LS74 74LS90 74LS147 555 及门电路 共阴极数码管 开关等；指导教师
2、 （签字）： 教研室主任（签字）： 批准日期： 年 月 日目录一、概述.2 二、设计方案、基本思路和框图.212.1 设计思路.2 2.2 基本原理.2 2.3 30 秒计时器的总体设计方案框图.2 三、单元电路设计.3 3.1 秒脉冲发生器设计.3 3.2 倒计时器的设计.3 3.3 锁存译码显示电路.3 3.3.1 控制锁存电路.4 3.3.2 译码显示.5 3.4 报警电路.7 3.5 控制电路.7 四、总电路图.8 五、附录（元器件清单）.9 六、个人总结.10 参考文献.112一、一、概述 随着信息时代的到来，电子技术在社会生活中发挥着越来越重要的作用，运用模电和数电知识设计的电子产
3、品成为社会生活不可缺少的一部分，特别是在一些限时或者危险时刻作为一个提醒的一个重要工具。本课程设计的“可预置 30 秒的显示报警系统” ，可用于各种电气设备的限时或报警时控制中。 本设计主要能完成：1、预置数为 30 秒递减计时其计时间隔为 1 秒，从而完成 30 秒倒计时功能，而且每隔五秒显示一次时间（即 30 秒，25 秒，、5 秒，0 秒时显示）；2、系统设置外部操作开关，控制计时器的直接清零、启动（预置 30 秒）和暂停（停止计数，呈保持状态）/连续（打破保持状态，在原有基础上继续计数）功能；3、计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号。二、设计方案、基本思路和框图
4、二、设计方案、基本思路和框图2.12.1 设计思路设计思路可预置 30 秒的显示报警系统的主要功能包括:30 秒倒计时而且，每隔五秒显示一次时间，重新开启和结束、继续报警，该系统由以下 4 部分电路模块构成：脉冲发生器：5 55 定时器用来产生周期为 1 秒的脉冲信号；1、30 秒倒计时：此部分电路完成倒计时功能，当按下启动开关后，开始置数显示30，当系统开始工作时，倒计时从 30 秒开始逐秒递减到 0，这一模块主要利用双向计数器74L4192 的减计数功能来实现；2、五秒显示：每隔 5 秒显示一次时间（即 30 秒，25 秒，、5 秒，0 秒时显示），即当个位数码为 5 或 0 时，才能在
5、LED 数码显示管上显示出来。这一模块主要利用8D 锁存器 74LS373 与一复杂与非门电路以及数码显示驱动器 74LS48 来实现； 3、外部操作开关：控制计时器的直接清零、启动（预置 30 秒）和暂停（停止计数，呈 保持状态） 、连续（打破保持状态，在原有基础上继续计数） 。主要是由基本 RS 触发器来实 现的。4、报警器：采用 555 产生 1 个输出频率为 9.5HZ 的脉冲发生器，从而促使蜂鸣器和 LED 管发出声光报警。 。2.22.2 基本原理基本原理555 定时器用来产生周期为 1 秒的脉冲信号，供计数器进行倒计数 ，以便将计数器输出的数据传送给译码器，译码器再译码驱动七段数
6、码管显示输出。在个位计数器与译码器之间加一个锁存器，以便实现对个位计数器的输出输送到译码器的这一过程的控制，从而实现当个位为 0 或 5 时，才进行锁存，使得被送到译码器的输入可以在数码管上显示出来，即实现了每隔 5 秒显示一次时间的功用。控制电路实现计数器 的暂停/继续工作，清零复位，置数/工作；报警电路实现 30s 计数器减至 0 秒时报警电路发出光电警报。2.3 30 秒计时器的总体设计方案框图秒计时器的总体设计方案框图3秒脉冲发生 器计数器锁存器控制电路报警电路图译码显示外部操 作开关总体电路说明： 它包括秒脉冲发生器、计数器、锁存译码显示电路、报警电路和控制电路 等五个模块组成。其中
7、计数器和控制电路是系统的主要模块。通过 555 多谐振 输出 1 秒的脉冲作为计数器的时钟脉冲；预置时间可用外接开关控制；计数器 通过组合逻辑控制锁存器使能端，将计数器的数据锁存。锁存器的锁存数据经 译码器译码显示，当计数器到预置时间时发出警报。三、单元电路设计三、单元电路设计3.13.1 秒脉冲发生器设计秒脉冲发生器设计用 555 集成电路组成多谐振荡电路为系统提供时钟秒脉冲。555 定时器应用为多谐振荡电路时，为获得周期为 1 秒的振荡，由公式计算：T1=(R1+R2)Cln2;T2=R2Cln2;振荡周期 T = T1+T2=0.7 ( R1 + 2R2) C =1若取 C=2.2F，结
8、合实际选取电阻为 R1=180K,R2=190K。3.23.2 倒计时器的设计倒计时器的设计计数电路选用两片中规模集成电路 74LS192 进行设计， 74LS192 是十进制计数器，具有“异步清零”和“异步置数” 功能，且有进位和借位输出端。 ，只有当低位端发出错位脉 冲，高位计数器才做减计数。1 片 74LS192 构成 1 秒减计数 电路（即个位） 。它的计数原理是：使加计数脉冲信号引脚 CPu=1，计数脉冲加入个位 74LS192 引脚 CPD脚，当减计数 到零时，个位 74LS192 的端发出错位脉冲，使十位计数CO 器减计数，当高、低位计数器处于全零时，CPD（DWN）端的 输入时
9、钟脉冲作用下，计数器再次进入下次循环减计数。43.33.3 锁存译码显示电路锁存译码显示电路此模块主要是由 74LS373,74LS48 译码器和共阴极七段 LED 显示器组成，通过计数器加到锁存器再到译码器，从而实现共阴极七段 LED 显示器从 30 递减到零的计数显示功能。3.3.13.3.1 控制锁存电路控制锁存电路为了实现定时显示功能，必须在计时电路的输出与译码显示电路的输入之间接入控制锁存电路，锁存器采用 74LS373，先介绍一下锁存器芯片 74LS373，它是带三态缓冲输出的8D 触发器，其引脚图、结构功能图如下：OE1 LE11D13Q12 D24Q25 D37Q36 D48Q49 D513Q512 D614Q615 D717Q716 D818Q819VCC20GND10U1SN74LS373DW74LS373 引脚图OELE功 能00直通 Q = D01保持（Q 保持不变）1X输出高阻74LS373 结构功能图如上图所示，它的工作原理是，G输入端， 连高电平，畅通无阻；低电平，关门锁存。
