《《数字电子技术》康华光 习题&解答 第八章 半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《《数字电子技术》康华光 习题&解答 第八章 半导体存储器和可编程逻辑器件（6页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术 康华光 习题 &解答1第第八八章章 半半导导体体存存储储器器和和可可编编程程逻逻辑辑器器件件一、填空题1、一个 10 位地址码、8 位输出的 ROM，其存储容量为 或 。2、将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的ROM。该 ROM 有 根地址线，有 根数据读出线。二、综合题 1、试写出图 6-1 所示阵列图的逻辑函数表达式和真值表，并说明其功能。11ABW0W1W2W3F0F1F2F3 图6-1 例6-1逻辑图 2、试用 2564 位的 RAM 扩展成 10248 位存储器。 3、下列 RAM 各有多少条地址线？ 5122 位 1K8 位 2
2、K1 位 16K1 位 2564 位 64K1 位 4、写出由 ROM 所实现的逻辑函数的表达式。 (8 分)111ABCY1Y2数字电子技术 康华光 习题 &解答25、四片 164RAM 和逻辑门构成的电路如图 6-7 所示。试回答：A0 A1 A2 A3 CS164 RAM0 (I / O)4A0 A1 A2 A3 CS164RAM1 (I / O)4A0 A1 A2 A3 CS164 RAM2 (I / O)4A0 A1 A2 A3 CS164RAM3 (I / O)4AB7 AB6 AB5 AB4 AB3 AB2 AB1 AB0DB0DB7地 址 线数 据 线&图6-7 多片RAM级联
3、逻辑图单片 RAM 的存储容量，扩展后的 RAM 总容量是多少？ 图 6-7 所示电路的扩展属位扩展，字扩展，还是位、字都有的扩展？ 当地址码为 00010110 时，RAM0RAM3，哪几片被选中？6.用 ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的点阵图。 DCBADCBADCBADCBAY1 DCBADCBADCBADCBAY2 DCBDBAY3 DBDBY47、画出实现下面双输出逻辑函数的 PLD 表示。 DCABCDBADCBADCBADCBAfABCCBACBACBAf),(),(21 三、简答题 1、可编程逻辑器件是如何进行分类的？数字电子技术 康华光
4、习题 &解答32、GAL16V8 的 OLMC 中 4 个数据选择器各有多少功能？ 3、ROM 和 RAM 有什么相同和不同之处？ROM 写入信息有几种方式？ 4、为什么用 ROM 可以实现逻辑函数式？第八章 习题答案 一、填空题1、213 8K 2、11 16 二、综合题 1、解：根据与阵列的输出为 AB 的最小项和阵列图中有实心点为 1，无为 0，可以写 出 ABWF30 BAABBABAWWWF3211 BABABAF2 ABBABABABAWWWF2103 从上述逻辑表达式可以看出，图 6-1 所示阵列图实现了 输入变量 A、B 的四种逻辑运算：与、或、异或和与非。列出 真值表如表 6
5、-1 所示。2、解：当一片 RAM 不能满足存储容量需要时，需要将若干片 RAM 组合起来，构成满足 存储容量要求的存储器。RAM 的扩展分为位扩展和字扩展两种。 如果一片 RAM 的字数满足要求，而位数不够时，应采用位扩展。字数满足要求，就 是地址线满足要求。只要将若干片 RAM 并接起来，所有芯片的位线加起来作为扩展后的 位线，便可以实现位扩展。 实现位扩展的原则是： 多个单片 RAM 的 I/O 端并行输出，作为 RAM 的输出端数据线或称位线。如两片 四位 RAM 的 I/O 端并行输出，得八位 RAM；多个单片 RAM 的CS端接到一起，作为 RAM 的片选端（多片 RAM 同时被选
6、中） ； 多个单片 RAM 的地址端对应接到一起，作为 RAM 的地址输入端。多个单片 RA3M 的WR/端接到一起，作为 RAM 的读/写控制端（RAM 的WR/读写 控制端只能有一个） ； 在 RAM 的数据位的位数足够，而字数达不到要求时，需要进行字扩展。字数增加， 地址线数就得相应增加。如 2568 位 RAM 的地址线数为 8 条，而 10248 位 RAM 的地 址线数为 10 条。 实现字扩展的原则是： 多个单片 RAM 的 I/O 端并接，作为 RAM 的 I/O 端（不需位扩展） ； 多个单片 RAM 构成字扩展之后，每次访问只能选中一片，选中哪一片，由字扩展后多出的地址线决
7、定。多出的地址线经输出低有效的译码器译码，接至各片 RAM 的CS端；多个单片 RAM 的地址端对应接到一起，作为 RAM 的低位地址输入端。多个单片 RAM 的WR/端接到一起，作为 RAM 的读/写控制端（RAM 的WR/读写控制 端只能有一个） ； 10248 位存储器需 2564 位的芯片数8425681024一一一一一一一一一一一一C两片 2564 位的 RAM 并联实现位扩展，达到 8 位的要求。根据 2n=字数，求得 1024A BF0 F1 F2 F30 00 0 0 10 10 1 1 11 00 1 1 11 11 1 0 0表 6-1 真值表数字电子技术 康华光 习题 &
8、解答4个字的地址线数 n=10，256 字的存储器只有 8 条地址线，多余的两条地址线 A9A8需要接 2-4 译码器输入端，译码器的输出端对应接到 2 片 2564 位 RAM 的CS端，连接方式如图 6- 3 所示。1A0 CS8 8A7 I/O1A0 CS6 6A7 I/O1A0 CS4 4A I/O1A0 CS2 2A7 I/O2564A0 CS1 1A7 I/OA0 CS3 3A7 I/OA0 CS5 5A7I/OA0 CS7 7A7I/O译 码 器A9A8A9A8A9A8A9A8A9A8A0A7D0D7地 址 总 线数 据 总 线25642564256425642564256425
9、64图6-3 2564 位RAM扩展成10248位存储器3、解： 5122 位：512=29，故有 9 个地址输入端。 1K8 位：1K=1024=210，故有 10 个地址输入端。 2K1 位：2K=2048=211，故有 11 个地址输入端。 16K1 位：16K=214，故有 14 个地址输入端。 2564 位：256=28，故有 8 个地址输入端。 64K1 位：64K=216，故有 16 个地址输入端。4、5、解： 单片 RAM 的容量是 164=64 个存储单元，扩展后的 RAM 总容量为 258=256 个 存储单元。 图 6-7 所示电路为位、字都有的扩展。 当地址码为 000
10、10110 时，RAM0RAM3 中的 RAM2 和 RAM3 片选端有效，因此 被选中。 6、解：由题中给定的逻辑函数知1510501WWWWDCBADCBADCBADCBAY138722WWWWDCBADCBADCBADCBAY210463 WWWWDCBADCBADCBADCBADCBDBAY028105713154WWWWWWWWDCBADCBADCBADCBADCBADCBADCBADCBADBADBADBADBADBDBY21ABCCBABCAYABCCBACBCBAY数字电子技术 康华光 习题 &解答5由此画出实现上述逻辑函数的逻辑图如图 6-8 所示。W0W1 W2W3W4W5
11、W6W7W8W9W10W11W12W13W14W15ABCD与与门门阵阵列列地地址址译译码码器器或或门门阵阵列列存存储储矩矩阵阵Y1 Y2 Y3 Y41111图 6-8 题6-9 实现逻辑函数逻辑图7、解：根据图中给出的逻辑函数，画出 PLD 表示如图 7-2 所示。f2 f1 A B C 或阵列（可编程）与阵列（固定）D 题7-2 实现逻辑图三、 1、解：根据芯片的集成度和结构复杂度分类分为：简单可编程逻辑器件 SPLD复杂 可编程逻辑器件 CPLD现场可编程逻辑门阵列 FPGA。按制造技术和编程方式进行分 类 双极熔丝制造技术的可编程 ASIC（Lattice 的 PAL 系列）EECMO
12、S 制造技术的可 编程 ASIC（Lattice 的 GAL 和 ispLSI / pLSI）SRAM 制造技术的可编程 ASIC（Xilinx 的 FPGA，Altera 的 FPGA）反熔丝制造技术的可编程 ASIC（Actel 的 FPGA） 。数字电子技术 康华光 习题 &解答62、GAL16V8 的 OLMC 中的 4 个数据选择器分别为： 乘积项数据选择器 PTMUX 是 2 选 1 数据选择器，其主要功能是在 AC0，AC1(n)的控 制下，用来决定第一与项是否成为或门的输入。 输出多路开关 OMUX 是 2 选 1 数据选择器，OMUX 的作用是在 AC0 和 AC1(n)的控
13、 制下，决定输出是组合电路还是时序电路。 三态多路开关 TSMUX 是 4 选 1 数据选择器。它用来从 VCC、地电平、OE、第一与项 四路信号中选出一路信号作为输出三态缓冲器的三态控制信号。反馈多路开关 FMUX 是 4 选 1 数据选择器。它用来从触发器的Q端、本级输出、邻级 输出、地电平这四路信号中选出一路作为反馈信号，反馈到与阵列。3、ROM 和 RAM 都是存储器，可以用来写入二进制信息。不同之处是 ROM 写入之后不 能擦除(只能通过特殊方法擦除)；RAM 可以随机存取信息。ROM 写入信息有以下几种方 式： 固定 ROM 由厂家写入；可编程 ROM 由用户将熔丝通过大电流写入信息；可擦可编程 ROM 可以多次写入和擦除信息，但需要经过专门的编程器，实现光和电擦除等。4、ROM 的存储矩阵由与阵列和或阵列组成。与阵列的输入为地址码，输出为地址译码器 的输出，包含了全部输入变量的最小项。或阵列的输出（数据输出）为最小项之和。这样， 用具有 2n个译码输出和 m 位数据输出的 ROM，可以得到一组最多为 m 个输出的 n 个变量 的逻辑函数。
