《彩灯循环控制电路的设计》由会员分享，可在线阅读，更多相关《彩灯循环控制电路的设计（14页珍藏版）》请在金锄头文库上搜索。
1、 1彩灯循环控制电路的设计彩灯循环控制电路的设计1 技术指标设计一种利用发光二极管作为彩灯指示,实现发光二极管依次点亮形成移动的光点,并不断循环的彩灯循环控制电路，要求可以实现彩灯循环的时间可以调节。 2 设计方案及其比较2.1 方案一对于脉冲信号的产生部分的设计，由于产生信号脉冲的方法很多，这里我们选用的是 555 定时器构成的多谐振荡器。它可以在接通电源后产生一定频率和一定幅值的矩形波，用作脉冲信号源。由于 555 定时器内部的比较器灵敏度较高，而且采用差分电路形式，用 555 定时器组成的多谐振荡器，其振荡频率受电源电压和温度变化的影响很小，使得产生的波形更稳定，所以我们选用555 定时
2、器组成多谐振荡器。得到的电路图如下：图一 时序脉冲信号的产生电路其中，电阻 R1、RV2 和电容 C1 构成定时电路，定时电容 C1 上的电压 Vc 作为高触发端 TH（6 脚）和低触发端 TL（2 脚）的外触发电压。放电端 D（7 脚）接在 R1 和 R2 之间。电压控制端 K（5 脚）不外接控制电压而接入高频干扰旁路电容（0.01uF） 。直接复位端 R（4 脚）接高电平，使 NE555 处于非复位状态。2用示波器观察 555 定时器组成的多谐振荡器的输出波形如下：图二 示波器观察 555 输出波形 对于彩灯控制电路部分的设计，要产生由零位至九位的依次高电平并循环，直接使用具有计数、译码功
3、能的集成芯片 CD4017。其电路图如图二所示：图三 彩灯控制电路3将时序脉冲产生电路中 555 芯片的 3 号输出管脚接到 CD4017 的时钟信号输入端（14 脚） ，得到总的电路图如下：图四 方案一总的电路仿真图2.2 方案二74LS161 是常用的四位二进制可预置的同步加法计数器，可以灵活的运用在各种数字电路中，实现分频器等很多重要的功能，合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。74LS138 为 3 线8 线译码器,当一个选通端（E1）为高电平，另两个选通端（E2)和(E3)）为低电平时，可将地址端（A0、A1、A2）的二进
4、制编码在Y0 至 Y7 对应的输出端以低电平译出。方案二电路工作原理：该电路的左边是以 555 芯片为核心构成的一个多谐振荡电路，借助该电路产生驱动后续芯片的脉冲，该部分电路产生的脉冲周期可以通过改变滑动变阻器 RV1 的阻值来改变脉冲频率，接下来的电路是以74LS161 芯片为核心构成的四位二进制计数器。计数器在计数脉冲的作用下，Q0 到 Q3 的输出从“0000”到“1111”依次变化。将 74LS161 的 Q0、Q1、Q2 输出端分别连接到 74LS138 的地址端 A、B、C，在 Q0、Q1、Q2 的输出从“000”到“111”的过程中，通过译码器之后，输出端Y0-Y7 依次输出低电
5、平，再经过反相器，驱动对应的二极管发光。4方案二的总体电路图如下：图五 方案二总的电路仿真图2.3 方案三在第二种方案的基础上，改用 74LS193 作为计数器，74LS193 是同步四位二进制可逆计数器，它具有双时钟输入，并具有异步清零和异步置数等功能，能实现加计数和减计数，相对于 74LS161 来说，它的功能更齐全。74LS193 的特点是有两个时钟脉冲（计数脉冲）输入端 CPU 和 CPD。在RD=0、LD1 的条件下，作加计数时,令 CPD1,计数脉冲从 CPU 输入；作减计数时，令 CPU1，计数脉冲从 CPD 输入。此外，74LS193 还具有异步清零和异步预置数的功能。当清零信
6、号 RD1 时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当 RD0,LD0 时，不管时钟脉冲的状态如何，将立即把预置数数据输入端 A、B、C、D 的状态置入计数器的 QA、QB、QC、QD 端，称为异步预置数。将 74LS193 的 Q0、Q1、Q2 输出端分别连接到 3 线8 线译码器 74LS138 的地址输入端 A、B、C，同理，在 74LS193 的输出端 Q0、Q1、Q2 从“000”到“111”的过程中，通过译码器之后，输出端 Y0-Y7 依次输出低电平，再经过反相器，驱动对应的发光二极管 D0-D7 发光。限流电阻 R2 的阻值应适宜，太小容易烧坏二极管，太大了二极管不
7、亮或很暗。5方案三的总体电路图如下：图六 方案三总的电路仿真图2.4 方案比较方案一：实现该方案只需要两个芯片，并且 CD4017 是 5 位 Johnson 计数器，具有 10 个译码输出端，因而兼备了计数器和译码器的功能，电路整体来说比方案二、方案三简单，连线也不复杂，而且还能实现十个彩灯的循环，而方案二、方案三最多能实现八个灯的循环，因此方案一更具优势。从经济角度看，实现该电路很廉价，主要用到了常见的 NE555 定时器和 CD4017，计时精确度高、温度稳定度佳，且价格便宜，此外，由于该方案设计思路明了，功能分区域实现，故在电路板上较容易实现。方案二：该方案相对于方案一来说，该方案多用
8、到了一个芯片，用74LS161 计数器和 74LS138 译码器来共同实现 CD4017 的功能，因此无论是从经济角度看还是从连线的难易度来看，都不如方案一好。方案三：该方案相对于方案二来说，是用四位二进制可逆计数器 74LS193替换了 74LS161，虽说它能实现加减计数，功能更齐全，但由于具有双时钟输入，接线相对来说要复杂，也容易出错，检查电路错误时需要查一下各管脚的功能和连接方式，因而没有方案二实现方便，更没有方案一简单、易实现。6通过比较以上三种方案，可以看出，第一种方案是比较好实现的，按照方案一不仅可以达到课程设计所要达到的要求，而且方案一实现起来非常简单，电路容易理解，实验容易进
9、行，能够减小实验的成本，此外方案一中电路所需要的接线少，简化了电路，降低了接线的难度，只需要查一下各管脚的功能，就能明确接线方案，十分方便。因此，综合多方面因素，选取方案一来实现最恰当。3 实现方案3.1 原理图在实现的时候对方案一进行了修正，将两个 1.4K 的电阻串联后接到 7 脚，RV2 的阻值改为 100K,电容 C1 的值改为 10uF,故最终的实现方案电路图如下：图七 最终的实现方案电路仿真图3.2 实验原理7我们用 555 定时器组成的多谐振荡器实现脉冲信号的产生。 图八 555 定时器构成多谐振荡电路接通电源后，电容 C1 被充电，当定时电容 C1 上的电压 Uc 上升到 2/
10、3Vcc时，使 Uo 为低电平，同时 555 定时器内部的放电三极管 T 导通，此时电容 C1通过和三极管放电，Uc 下降， 。当 Uc 下降到 1/3Vcc 时，Uo 翻转为高电平。2R电容 C1 放电所需时间为: 放电时间 （1） 121269. 02lntCRCRPL当放电结束时，三极管 T 截止，Vcc 通过 R1、R2 及电容 C1 充电，Uc 由1/3Vcc 上升到 2/3Vcc 所需时间为充电时间 （2） 121121)(69. 02ln)(tCRRCRRPH当 Uc 上升到 2/3Vcc 时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。多谐振
11、荡器无外部信号输入，却能输出矩形波，其实质是将直流形式的电能变为矩形波形式的电能。矩形波的振荡周期:（3）121121)2(69. 02ln)2(CRRCRRttTPHPL电路的振荡频率：CRRttTPHPL)2(43. 111f21（4）输出波形占空比：（5）%100t(%)PHPLPH ttQ555 定时器构成多谐振荡电路的工作波形如下： 8图九 工作波形彩灯控制电路的实现主要应用了集成芯片 CD4017 实现数列循环，控制彩灯的亮灭。芯片 CD4017 本身具有计数及译码功能，因此这部分只需按照其功能表来接电路就可以实现要求数列输出，并控制彩灯。将具有计数及译码功能的芯片 CD4017
12、MR、CP1 置零，使其工作在正常计数状态，接通电源、脉冲源。在前九个脉冲中，第 n 个上升沿脉冲输入时，对应Qn 为高电平，其余为低电平，使得 Dn 二极管发光。第十个上升沿到达时，Q9 对应高电平，即 D0 至 D8 灯全部熄灭。再下一个脉冲上升沿到达，继续上述循环。3.3 元件清单NE555 定时器和 CD4017，直流可调稳压电源一台、万用表一块、面包板一块、元器件若干、剪刀、镊子等必备工具3.4 元件介绍3.4.1 555 定时器图十 LF353 管脚图 9管脚解释： 1 脚 接地端 GND 2 脚 触发点3 脚 输出 4 脚 复位端5 脚 基准电压 6 脚 门限(阈值） 7 脚 放
13、电端 8 脚 电源电压 Vcc 工作参数：供应电压 4.5-18V供应电流 10-15ma输出电流 225mA (max)上升/下降时间 100 ns下表给出了 555 定时器的功能表：表 1 555 定时器的功能表输 入输出阈值输入触发输入复位输出放电管xx00导通Vcc32Vcc3110导通Vcc311不变不变3.4.2 CD4017芯片 CD4017 引脚图如下：管脚解释：Q0-Q9 ：计数脉冲输出端 8脚 VSS：地12脚 CO：进位脉冲输出13脚 INH：禁止端14脚 CP：时钟输入端15脚 CR：清除端16脚 VDD：正电源10图十一 CD4017 管脚图表 2 给出了 CD401
14、7 的功能表： 表 2 CD4017 功能表 输入输出CP0CP1MRQ0-Q9COxx1清零00 10计数0x0 x10 10 00保持每十个时钟输入周期，CO 信号完成 一次进位，由 1 变为 0CD4017 的工作条件：电源电压范围：3V-15V输入电压范围：0V-VDD工作温度范围：M 类：55-125E 类：40-85 极限值：电源电压：-0.5V-18V输入电压：-0.5V-VDD 十0.5V输入电流：10mA贮存温度：-65-1503.4.3 74ls161 74LS161 是常用的四位二进制可预置的同步加法计数器，管脚图如下：11图十二 74ls161 管脚图管脚解释：1 脚
15、清零/MR 2 脚 时钟 CP3-6 脚 四个数据输入端 P0P3 8 脚 接地端7 脚、10 脚 使能端 CEP、CET 9 脚 置数端 PE 11-14 脚 数据输出端 Q0Q3 15 脚 进位输出端 TC16 脚 正电源表 3 给出了 74LS161 的功能表：表 3 74LS161 功能表输入输出CPCRLDPTD3D2D1D0Q3Q2Q1Q0X0XXXXXXX000010XXdcbadcbaX110XXXXX保持X11X0XXXX保持（C=0）1111XXXX计数3.4.4 74ls13874LS138 为 3 线8 线译码器，其管脚图如下：12图十三 74ls138 管脚图管脚解释：1-3 脚： A0-A2，地址输入端4、5 脚： 、,选通端（低电平有效）1E2E6 脚： STA（E1）,选通端7、9-15 脚： ，输出端（低电
