《计算机体系结构试卷试题》由会员分享，可在线阅读，更多相关《计算机体系结构试卷试题（4页珍藏版）》请在金锄头文库上搜索。
1、（答案写在答题纸上，写在试题纸上无效）一一 填空题（每空填空题（每空 1 1 分，共分，共 3030 分）分） 1、系列机是指具有相同的 ，但具有不同 的一系列不同型号的机器。2、存储程序计算机结构上的主要特点之一是以 为中心。 3、从计算机系统结构的多级层次结构可知，通常情况下，第 1、2、3 级用 方 法实现，第 4 或更高级用 方法实现。 4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系 结构设计中的 原则。 5、容量为 64 块的 Cache 采用组相联方式映像，字块大小为 128 字节，每 4 块为一 组，若主存容量为 4096 块，且以字编址，那么主存地址为
2、 19 位，主存区号为 6 位。6、可改进比例的值总是 。 7、一般有两种策略来保存寄存器的内容,即： 和 。 8、DLX 指令集提供了 、 、 和 4 种寻址方式。9、对某流水线处理器测试时发现其存在结构冲突，通常可采用 和 方法解决该问题。 10、编译器通过重新组织代码顺序消除暂停的技术被称为 。 11、假定在 1000 次访存中，第一级 Cache 中有 40 次缺失（不命中） ，在第二级 Cache 中有 20 次缺失，则 L1 的缺失率为 ，L2 的缺失率为 。 12、根据多台外围设备共享通道方式的不同把通道分为 、 和 3 种方 式。 13、按照 分类法可把计算机分成 SIMD、M
3、ISD 等 4 种。 二、选择题（二、选择题（1 11515 题，每题题，每题 1 1 分，共分，共 1515 分）分） 1、下面的指令中， 不属于 RISC 处理器指令集。 .ADD R4,1000 .LD R3,(R4) .SUB R4,R3 .SD 0(R3),R4 2. 在其它部件性能保持不变的情况下，对 CPU 性能的不断改进并没有获得期望的 结果，这主要是受到了 的影响。 A.Amdahl 定律 B.流水线 C.指令集 D.体系结构 3、对 cache 性能进行分析时，我们发现 不受 cache 容量的影响。 A强制性失效 B容量失效 C冲突失效 D3C 失效 4、若某 CPU 只
4、有一个存储器，采用 DLX 流水线并执行如下的程序段，SD （R1）, R2 LD R3,(R1)#4ADD 0(R1),#8SUB R3,R1；则该程序段中指令和指令的 关系属于 。 A 数据相关 B 名相关 C 控制相关 D 结构相关 5、 在下列存储器中访问速度最慢的是 。A Cache B SDRAM C DRAM D Flash6、最近计算机上采用的 SSD（固态硬盘）实质上是 存储器 。 AFlash B磁盘 C磁带 D光盘 7、计算机使用总线结构的主要优点是便于实现积木化，同时 。 A减少了通信传输量 B提高了通信传输的速度 C减少了通信传输线的条数 D有利于芯片中布线 8、下面
5、关于流水线的说法不正确的是 。 A 流水线由若干个“段”或“级”组成 B 流水线有“通过时间” C 流水线的“各段时间”应尽量相等 D 流水线的”深度”越多越好 9、冯诺依曼计算机工作方式的基本特点是 。 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存储器按内容选择地址 10、计算机的外围设备是指 。 输入输出设备 外存储器 远程通信设备 除了 CPU 和内存以外的其它设备 11、同步通信之所以比异步通信具有较高的传输频率，是因为同步通信 。 A 不需要应答信号 B 总线长度较长 C 同一个公共时钟信号进行同步 D 各部件存取时间比较接近 12、在下面描述的 RISC
6、 指令系统基本概念中不正确的表述是 。 A选取使用频率低的一些复杂指令，指令条数多。 B指令长度固定 C指令功能简单 D指令运行速度快 13、在下述 I/O 控制方式中，主要由程序实现的是_。 AI/O 处理机方式 B中断方式 CDMA 方式 D通道方式 14、以下属于降低 Cache 失效率的方法是 。 A子块放置技术 B编译器优化 C采用两级 Cache D虚拟 Cache 15、现有一个 Web 服务器，若采用如下的增强方式：采用 40 个 CPU，想要达到 30 的加速比，则串行部分的比率最大是 。 A0.11 B0.12 C0.10 D 0.13 三、简述题（每题三、简述题（每题 5
7、 5 分，共分，共 2525 分）分） 1、解释如下几个缩写：RISC、ISA、MIMD、RAID、Cache。 2、试说明名相关的两种类型。 3、试说明定向技术的思想。 4、试说明伪相联 Cache 的特点。 5、试说明分布式共享多处理机的优缺点。 四、图表题（第一题四、图表题（第一题 6 6 分，第二题分，第二题 9 9 分，共分，共 1515 分）分） 1、 （6 分）下图是写操作流水化的硬件结构，试说明采用该技术的原因及其工作特 点。2、 （9 分）下面是 Tomasulo 算法执行过程中用到的指令状态表，试填写状态表中 的空白。 假定浮点流水线的延迟如下：加法 2 个时钟周期，乘法
8、10 个时钟周期，除法 40 个 时钟周期。给出 SUBD 将要写结果时记分牌状态指令状态表 指令IS EX WR LD F6,34(R2) LD F2,45(R3) MULTD FO,F2,F4 SUBD F8,F6,F2 DIVD F10,F0,F6 ADDD F6,F8,F2保留站部件 名称BusyOpVjVkQjQkRk 整数no 乘法 1yesMULTDF0F2 no乘法 2no 加法yesSUBDF8F6 no 除法yes F10F0 结果寄存器状态表 F0F2F4F6F8F10F30部件名称五、计算题（第一题五、计算题（第一题 7 7 分，第二题分，第二题 8 8 分，共分，共
9、1515 分）分） 1.某 RISC 处理机各类指令使用频率和理想 CPI（指令和数据访问 Cache 命中率为 100时的 CPI）如下表所示。而实际测得的指令访问 Cache 缺失率（miss rate） 为 5，数据访问的 Cache 缺失率为 10，Cache 的缺失损失（miss penalty）为 40 个时钟周期。 1）该机器在无 Cache 缺失（理想情况）时的 CPI 是多少？（3 分） 2）该机器在无 Cache 缺失（理想情况）时的速度比有 Cache 缺失时快几倍？（4 分） 指令类型ALU 操作LoadsStoresBranches 使用频率43211224 CPI
10、ideal12222.在一台单流水线处理机上执行下面的程序。每条指令都要经过“取指令” 、 “译码” 、 “执行”和“写结果”4 个流水段，每个流水段的执行时间都是 10ns。采用改进 后的 DLX 流水线，执行如下指令段： 1 SUB R0, R0 ；R00 2 LD R1, #8 ；R1向量长度 8 3 LOOP： LD R2, A(R1) ；R2A 向量的一个元素 4 MUL R2, R1 ；R2（R2）（R1） 5 ADD R0, R2 ；R0（R0）（R2） 6 BNEZ R1, LOOP ；R1（R1）1，若（R1）0 转向 LOOP 7 SD (R3), R0 ；保存结果采用“预测分支失败技术” 。画出指令流水线的时空图（中间部分可以省略， 图中可用指令序号表示） ，计算流水线的吞吐率和加速比。 （8 分）
