《半导体集成化芯片系统基础研究项目指南》由会员分享，可在线阅读，更多相关《半导体集成化芯片系统基础研究项目指南（4页珍藏版）》请在金锄头文库上搜索。
1、半导体集成化芯片系统基础研究半导体集成化芯片系统基础研究2005 年项目指南年项目指南一、宗旨和目标一、宗旨和目标“半导体集成化芯片系统基础研究计划”的宗旨在于：以超过当前国际微电子生产水平 2 至3 代的芯片系统（SOC：system on chip）需要解决的重要科学问题为研究对象，开展广泛、深入的基础研究，为我国 2005 年至 2010 年及其后的微电子科技与 IC 产业发展提供解决关键问题的科学方法，从而促进我国电子信息工业高速、持续地发展。“半导体集成化芯片系统基础研究”反映了微电子领域在本世纪最现实、最迫切的发展方向，即由集成电路(IC)向集成系统(IS)方向的转变。本计划的科学
2、目标是通过对科学发展趋势和国家长远需求的分析，结合微电子学科国际研究现状与发展趋势，部署 SOC 集成方法学，SOC 综合、验证与测试理论，用于 SOC 的集成微传感系统，面向 SOC 的小尺寸器件科学问题，适于 SOC 的新材料及新器件探索与集成等五个关键的基础研究方向；争取在理论和实验的源头创新上有所突破，提高我国在芯片系统研究领域的整体创新能力。通过探索和解决 SOC 所面临的科学难题，在系统集成、设计方法、器件与材料方面力争取得重大突破，为发展具有我国自主知识产权的 SOC 芯片产品提供科学方法和技术来源，服务于国民经济和现代化国防建设，为改变我国微电子领域的落后面貌出力。二、研究方向
3、及内容二、研究方向及内容本研究计划包含 5 个关键的研究方向，并列出了各方向的主要研究内容。此外，还鼓励围绕“计划”的总体科学目标而提出的具有原创性的新概念、新思路、新方法、新器件和新材料的研究申请。1.SOC 集成方法学（涉及领域：数学、计算机、微电子）科学目标：研究高性能、低功耗的系统结构和高效率的包含模拟、数字、射频乃至微机械等的系统集成方法，全面解决 SOC 所面临的设计复杂性难题。研究内容：(1) 信息处理算法到 SOC 的映射研究将信息处理算法映射为 SOC 的优化体系结构、软硬件划分和软硬件协同设计、硬件映射和软件编译等关键问题。(2) 芯核及其可复用性和可嵌入性研究芯核在各个设
4、计层次上的标准化描述、精确的特性模型及芯核特性的提取方法。研究芯核的可复用性和可嵌入性。(3) 可重构系统研究异构多核、可重构的体系结构及硬件可编程电路和系统。(4) 高性能、低功耗电路与系统研究各个层次的高性能、低功耗的设计方法，系统结构和电路技术，尤其是降低纳米尺寸 IC 漏电的低功耗电路技术，探索新型的高性能、低功耗电路形式。(5) 新型定时系统与异步系统研究新型的定时系统，精确控制和减小时钟偏移。研究片上网络(network on a chip)和数据驱动的异步系统。(6) 模拟、射频及混合信号集成电路研究 SOC 中关键性的模拟、射频电路 IP 模块。研究 IC 中的混合信号串扰效应
5、以及保持信号完整性的关键技术。 2.SOC 的综合、验证与测试（涉及领域：数学、计算机、微电子）科学目标：研究 SOC 设计、测试理论与方法，为 SOC 的综合、验证和测试提供高效率、大数据量的算法，为开发 SOC 的 EDA 工具提供科学依据。研究内容：(1) 芯片系统的行为表示研究能预估功耗、互连线延时、噪声、可靠性等 SOC 的重要性能指标。研究验证测试的高层次抽象模型和层次式、结构化表示理论。(2) 互连线的建模、仿真与线网综合研究互连线的建模与快速仿真的数学方法。研究时钟线网和电源线网的仿真和综合。(3) 与物理层相关的系统综合研究与物理层相关的系统综合方法，即将系统综合和布图综合融
6、合起来的方法，解决设计不收敛的难题。(4) 从行为级到版图级的验证与测试生成研究设计验证的形式方法和非形式方法（模拟和测试）。研究能反映 SOC 重要指标(功耗和互连线延迟)的故障模型和故障模拟技术。研究行为级、逻辑级、电路级和版图级等各种层次的验证与测试生成方法。(5) SOC 的测试方法研究模拟电路测试、数-模混合电路测试、软-硬件协同测试、可复用芯核测试、低功耗测试等问题。(6) SOC 的可测试性、自修复和容错设计针对 SOC 的故障模型，研究 SOC 的可测试性设计：SOC 中嵌入芯核的测试体系结构和方法，SOC 的自测试、自修复和容错设计等。研究用于层次式芯核的 BIST 测试的可
7、复用性、可扩展性。(7) 可制造性和高成品率设计研究可制造性和高成品率的 SOC 设计理论、算法及工具开发，通过高精度的元器件建模、快速模拟、面向可制造性和高成品率的设计技术，保证 SOC 的高成品率。 3.适用于 SOC 的集成微传感系统（涉及领域：物理、化学、生物、微机械、微电子）科学目标：建立微传感结构中的物理、化学和生物非电类信号与电信号等多参量耦合及其相互作用的模型及分析方法。研究非电类信号的获取、信息处理、以及反馈执行等相关的基础性问题。研究微传感器与 CMOS 电路设计、工艺的相容性问题。研究内容：(1) 微结构中物理、化学和生物信号与电信号的耦合、转换和分析方法研究微结构中的物
8、理、化学和生物等非电学参量与电学量的相互影响和转换原理。研究多参量耦合模型、非线性效应和分析方法。(2) 微结构动力学建模分析与非电类信号的信息处理理论研究微结构中传质、传媒输运机制。研究微结构的各种失效、故障模式及机理。开展微结构可靠性、测控和实验分析研究。研究非电类信号的分析和处理方法。(3) 微传感器及其阵列芯片系统的设计与集成技术研究微传感结构及预处理的设计与集成技术，微传感器阵列形成、多传感器融合及其与物理、化学、生物等非电类信号处理电路的集成技术。(4) 微传感与集成电路的工艺相容性研究物理、化学、生物微传感的特殊工艺及其集成工艺的兼容性。研究微结构与集成电路的相容技术。 4.用于
9、 SOC 的小尺寸器件与材料的科学问题（涉及领域：物理、材料、微电子）科学目标：通过研究新型器件结构和材料，为 SOC 提供小尺寸、高性能、低功耗、长寿命的新器件和特殊器件，探索生长高晶体完整性、大尺寸硅材料的途径。研究内容：(1) 用于 SOC 的高速低功耗器件研究用于 SOC 的各种高速低功耗器件的结构、模型和参数提取，并利用现有条件研制器件及相应试验 IC。(2) 新型存储器件研究新型低功耗、高密度存储器，例如铁电存储器(FeRAM)、铁磁存储器(MRAM)、相变存储器等的材料、结构、集成、工艺及可靠性等问题。(3) 0.1 微米级器件用硅材料的缺陷问题研究纳米级微观缺陷在硅晶体生长和后
10、工艺过程中的演变特征、消除与控制缺陷的有效方法，探索生长高晶体完整性、大尺寸硅材料的途径。(4) 高迁移率沟道纳米 MOS 器件充分利用应力、高迁移率材料、多种晶向、能带工程等手段，发展相应的新器件结构，制备与 CMOS 工艺兼容的新结构高迁移率的纳米 MOSFET。 5.面向 SOC 的新材料及新器件探索与集成（涉及领域：物理、材料、微电子）科学目标：通过研究新材料和新器件，探索工艺兼容、极低功耗、超高密度、超高频率的器件，为 SOC 的发展开辟新天地。研究内容：(1) 硅基射频新器件和相关材料问题研究适于 SOC 的射频电路用的新器件，解决工艺兼容性等问题，实现适于 SOC 高频端的新器件
11、和电路。(2) 纳电子器件及其集成基础研究纳米结构的物理机制，提出可集成的器件结构和工作模式，建立相关器件物理模型和模拟方法。申请书要突出源头创新，强调学科交叉，注意与其它国家项目的区别。 三、申请注意事项三、申请注意事项1.本计划旨在将相关研究联系起来，成为一个协调的综合研究计划。申请书应论述与项目指南最接近的科学问题，以及对解决核心科学问题和实现“计划”总体目标的贡献。项目申请书的目标和内容应瞄准上述领域的关键科学问题，突出本计划的特点，强调创新点以及前沿基础科学问题的研究。 2.申请者可根据拟解决的具体科学问题，在认真总结国内外过去的工作、明确新的突破点以及如何探索的基础上，自由确定项目
12、名称、研究目标、研究内容、技术路线和相应的研究经费。主要以相当于面上、重点项目资助强度予以支持。（面上项目平均 30万元左右资助强度，重点项目平均资助强度为 180 万元）。 3.本年度拟批准项目经费 1300 万。资助项目数和资助强度依据申请情况和申请项目研究工作的实际需要而定。本年度拟支持 34 项重点项目，优先支持在上述方向研究成果基础上整合的、体现集成创新的、具有较明确应用前景，能在近 3 年取得突破性进展的 SOC 芯片项目，例如：低功耗、多核、可重构的 SoC；阵列式或多物理量生化量的集成微传感系统，等等。 4.由信息科学部、工程与材料科学部、数理科学部、化学科学部、生命科学部组成
13、的联合工作组受理申请，申请书标明“重大研究计划”和“半导体集成化芯片系统基础研究”字样，申请书封面的“申报学科”栏填写申请项目所属学部。特别提醒申请人要根据研究内容填报相应学科，而不要过分集中在信息科学部，本计划研究内容涉及上述 5 个科学部，属于大跨度交叉，评审过程中由各科学部人员组成的联合工作组会考虑不同研究内容的协调与均衡。 5.申请书格式同面上项目申请书。为避免重复资助，项目申请书应明确论述该项申请与国家和部门其它相关研究项目的联系与不同。 项目评审采用同行评议与会议评审的评审机制。项目遴选时，除考虑国家自然科学基金委员会规定的遴选项目准则外，还强调对加速项目总体进展和认识核心科学问题所起的作用。为促进项目负责人之间的联系及学术思想和信息的交流，促进新的科学研究群体的形成及多学科集成，每年将举行一次“研究计划”项目负责人会议。
