《基于80c51的实时时钟设计》由会员分享，可在线阅读，更多相关《基于80c51的实时时钟设计（26页珍藏版）》请在金锄头文库上搜索。
1、日历实时时钟0目录目录一、 系统方案.1 1、实验目的.1 2、实验要求.1 二、硬件介绍.1 1、微控制器 AT89C51.1 2.1.1 单片机的构成.1 2.1.2 AT89C51 单片机的引脚说明.2 2、时钟电路模块 DS12887.4 2.2.1 DS12887 主要功能介绍.4 2.2.2 更新周期.5 2.2.3 DS12887 的中断和更新周期：.6 2.2.4 DS12887 初始化方法：.6 3、LCD 显示.7 三、理论分析及程序设计.10 1、系统功能.10 2 程序流程图.11 3、主程序清单.13 四、结果分析.22 1、仿真电路图.22 2、实验台测试结果.23
2、 五、总结.24 参考文献.25日历实时时钟1一、一、 系统方案系统方案1、实验目的、实验目的1. 进一步熟悉和掌握单片机的结构及工作原理；通过课程设计，掌握以单片机核心的电路设计的基本方法和技术； 2. 了解有关电路参数的计算方法培养综合运用单片机课程课题及有关选修课程的基本 知识去解决实际问题的基本训练； 3. 掌握单片机的接口技术及相关外围芯片的外特性，控制方，从而加深对该课程知识 的理解； 4. 熟悉 Ptoteus 及 Keil 软件的调试和仿真，通过实际程序设计和调试，逐步掌握模块 化程序设计方法和调试技术。2、实验要求、实验要求1、实时显示年、月、日等； 2、实时显示秒、分、时等
3、。二、二、硬件介绍硬件介绍1、微控制器、微控制器 AT89C51AT89C51 单片机是一种低功耗，高性能的片内含有 4KB 可编程/擦除只读存储器 （FPEROMFlash Programmable and Erasable Read Only Memory）的 8 位 COMS 微控制 器，使用高密度，非易失存储技术制造，并且与 AT89C51 引脚和指令系统完全兼容。芯 片上的 FPEROM 允许在线编程或采用通用的非易失存储编程器对存储器重复编程。 AT89C51 单片机带有 2K 字节闪烁可编程可擦除只读存储器的单片机，其内部的可擦 除只读存储器可以反复擦除 100 次。2.1.1
4、单片机的构成单片机的构成AT89C51 单片机是在一块芯片中集成了 CPU、RAM、ROM、定时器/计数器和多种功能 的 I/O 线等一台计算机所需要的基本功能部件，AT89C51 单片机单片机内包含下列几个部 件： （1） 一个 8 位 CPU；日历实时时钟2（2）一个片内振荡器及时钟电路； （3）4K 字节 ROM 程序存储器； （4）128 字节 RAM 数据存储器； （5）两个 16 位定时器/计数器； （6）可寻址 64K 外部数据存储器和 64K 外部程序存储器空间的控制电路； （7）32 条可编程的 I/O 线（四个 8 位并行 I/O 端口） ； （8）一个可编程全双工串行口；
5、 （9）具有五个中断源、两个优先级嵌套中断结构。 2.1.2 AT89C51 单片机的引脚说明单片机的引脚说明AT89C51 单片机采用 40 条引脚双列直插式器件，引脚除 5V（ 40 脚）和电源地（20 脚）外，其功能分为时钟电路、控制信号、输入/输出三大部分，逻辑框图及引脚 图分别如图 2.3（a）（b）所示(a) (b) 图 1-1 AT89C51 单片机逻辑图与引脚图AT89C51 单片机的内部硬件结构中除了程序存储器由 FPEROM 取代了 87C51 单片机的 EPROM 外，其余部分完全相同，其管脚说明如下： （1）VCC：供电电压 （2）GND：接地日历实时时钟3（3）时钟电
6、路XTAL1（19 脚）芯片内部振荡电路（单级反相放大器）输入端。XTAL2（18 脚）芯片内部振荡电路（单级反相放大器）输出端。 （4）控制信号 RST（9 脚）复位信号：时钟电路工作后，在此引脚上将出现两个机器周期的高电平， 芯片内部进行初始复位，P0 口P3 口输出高电平，将初值 07H 写入堆栈指针。 ALE（30 脚）地址锁存信号：当访问外部存储器时，P0 口输出的低 8 位地址由 ALE 输出的控制信号锁存到片外地址锁存器，P0 口输出地址低 8 位后，又能与片外存储器之 间传送信息。 （29 脚）片外程序存储器读选通：低电平有效，作为程序存储器PSENPSENPSEN 的读信号，
7、输出负脉冲，将相应的存储单元的指令读出并送到 P0 口。 /Vpp(30 脚）：当为高电平且 PC 值小于 0FFFH 时，CPU 执行内部程序存储器EAEA 程序；当为低电平时，CPU 仅执行外部程序存储器程序。EA （5）I/O 接口 P0 口（P0.0P0.7，3932 脚）三态双向口：P0 口结构包括一个输出锁存器、两个 三态缓冲器、一个输出驱动电路和一个输出控制端。P0 口做地址/数据复用总线使用。 P1 口（P1.0P1.7，18 脚）准双向口：P1 口做通用 I/O 接口使用，P1 口的每一 位口线能独立地作用于输入线，P1 口可驱动 4 个 TTL 门。 P2 口（P2.0P2.7，2128 脚）通用 I/O 接口：它做通用 I/O 接口使用时，是一个 准双向口，此时转换开关 MUX 倒向左边，输出极与锁存器相连，引脚可作为用户 I/O 口 线使用，输入/输出操作与 P1 口完全相同，P2 口做地址总线使用。当系统中接有外部存 储器时，P2 口用于输出高 8 位地址 A8A15，这时在 CPU 控制下，转换开关 MUX 倒向右 边，接通内部地址总线。 P3 口（P3.0P3.7，1017 脚）双功能口：P3 口做通用 I/O 接口使用，输出功能控制线为高电平，与非门的输出取决于锁存器的状态，此时锁存器 Q 端的状态与其引脚状 态是一致的。在这
