便携式远程心电监护仪的原理

《便携式远程心电监护仪的原理》由会员分享，可在线阅读，更多相关《便携式远程心电监护仪的原理（7页珍藏版）》请在金锄头文库上搜索。

1、便携式远程心电监护仪的原理与设计实例时间：2008-08-22 10:05:00 来源：EDN 作者： HHCE（Home Health Care Engineering）这门学科正随着人类对健康的重视和远程医疗的发 展而逐渐走进人们的生活。它提倡的是一种“在家就医，自我保健，远程诊断”的理念， 把高科技与医疗结合起来。HHCE 的出现符合 21 世纪社会老龄化、医疗费用日益高涨以及 人们生活健康质量高要求的趋势，同时可实现医疗资源共享，提高边远地区的医疗水平， 因此具有特别旺盛的生命力。HHCE 系统提供一种对于家庭、社区医疗、出诊医生有效便捷 的医疗监测解决方案，具有心电信号监测功能的监测

2、器是 HHCE 系统的重要组成部分。就 国内而言，该类产品的研究也属于刚起步阶段，远程网络也只是简单的完成数据库医疗数 据的存储和传输，还没有真 正完成将网络与医疗器械相结合。在国际方面，世界各国在此 的研究均投入大量资金，但依然主要是使用价格昂贵的仪器完成医疗数据采集，然后依托 PC/internet 网络完成数据采集以及网络诊断1。 SOPC（System On Programmable Chip）即可编程片上系统，是随着现代计算机辅助设 计技术、EDA(Electronic Design Automation)技术和大规模集成电路技术高度的发展而出现的， 是一种基于 FPGA 解决方案的

3、 SOC。本设计采用了 SOPC 技术，以 Altera 公司的 NiosII 软核 处理器作为 CPU，并移植了当今主流的 uclinux 操作系统。使该系统具有高稳定性、便携式、 功能可升级扩展、面向用户、远程控制等特点。1 系统介绍 便携式远程心电监护仪主要由心电信号的前端采集与调理模块、心电信号 处理与存储模块、数据显示模块和远程传输控制模块等四个关键模块组成，系统功能结构 如图 1 所示。该监测系统的硬件平台采用 Altera 公司 CycloneII 2C35 FPGA 芯片，采用 SOPC(片上可 编程系统)技术将 NiosII 软核处理器、存储器、功能接口和扩展 I/O 口等集

4、成在一块 FPGA 芯片上，外围扩展心电数据采集板、网络、LCD 屏、触摸屏/键盘、SD 存储卡等硬件来实现 系统的硬件架构，且带有可扩展的 I/O 接口，便于以后系统功能升级与扩展。图 1 系统功能框图2 系统关键模块的设计2.1 NiosII 嵌入式软核处理器简介NiosII 系列嵌入式处理器是 Altera 公司推出的软核处理器。用户可以获得超过 200 DMIPS 的性能，而只需花费不到 35 美分的 FPGA 逻辑资源。NiosII 支持 MicroC/OS- II、uClinux 等多种实时操作系统，支持轻量级 TCP/IP 协议栈，允许用户增加自定义指令和 自定义硬件加速单元,无

5、缝移植自定义外设和接口逻辑,在性能提升的同时，方便了用户的设 计。NiosII 处理器采用 Avalon 交换式总线，该总线是 Altera 开发的一种专用的内部连线技 术。Avalon 交换式总线由 SOPC Builder 自动生成，是一种用于系统处理器、内部模块以及 外设之间的内联总线。Avalon 交换式总线使用最少的逻辑资源来支持数据总线的复用、地 址译码、等待周期的产生、外设的地址对齐、中断优先级的指定以及高级的交换式总线传输2。2.2 心电信号采集调理模块设计对 ECG 信号采集采用模块化的设计方式，主要由前端的导联传感器、信号滤波放大调 理电路和 A/D 采样电路组成。人体心电

6、信号的主要频率范围为 0.05100Hz ,幅度约为 04mV, 信号十分微弱。同时心电信号中通常混杂有其它生物电信号,加之体外以 50Hz 工 频干扰为主的电磁场干扰,使得心电噪声背景较强,测量条件比较复杂。因此器件的选择显的 非常重要,要求器件误差要很小,且工作性能稳定。综合考虑，本设计心电信号采集调理模块 大部分元器件选用村田制作所的电子元器件。为了不失真地检测出有临床价值的心电信号，信号滤波与放大调理部分主要由一下几 个电路组成：前置放大电路、高低通滤波电路、陷波电路与 A/D 转换电路，电路原理图如 下图 2 所示：图 2 心电信号滤波放大调理电路原理图首先心电导联采集过来的微弱心电

7、信号通过前置放大电路进行放大，此部分包括右腿 驱动以抑制共模干扰、屏蔽线驱动以消除引线干扰，增益设成 10 倍左右。设计前置放大电 路主要采用美国模拟器件公司生产的医用放大器 AD620 与村田制作所的电阻与电容。 AD620 由传统的三运算放大器发展而成,为同相并联差动放大器的集成。其具有电源范围宽(2.318V) ,设计体积小,功耗低(最大供电电流仅 1.3mA) 的特点，因而适用于低电压、 低功耗的应用场合。此外还具有有较高的共模抑制比，温度稳定性好，放大频带宽，噪声 系数小等优点。同时该部分还选用了村田制作所的误差范围在 0.1%的 ERJM1 系列精密电阻 和容量范围在 0.3pF1

8、00uF 的 GRM 系列电容。放大后的信号经滤波、50Hz 陷波处理后再 进行二次放大，后级增益设成 100 倍左右。其中高（低）通滤波电路电阻选用村田的精密 电阻,电容选用低 ESL 系列电容,其范围和精度满足滤波要求。陷波电路电阻选用 ERJM1 系 列精密电阻,电容采用 LLL 系列低 ESL 宽幅型电容。由于 ECG 信号幅度最大就几 mV，而 A/D 转换中输入信号的幅度要求在 1V 以上，所以总增益设成 1000 倍左右。其中，滤波采用压 控电压源二阶高（低）通滤波电路，用于消除 0.05Hz100Hz 频带以外的肌电等干扰信号， 工频中的其余高次谐波也可被滤除掉。同时，采用有源

9、双 T 带阻滤波电路进一步抑制 50Hz 工频干扰。 A/D 采样芯片采用 TI 公司的 8 位串行芯片 TLC549，该芯片采用 SPI 接口，仅用三条线 即可实现采集控制和数据传输；具有 4MHz 的片内系统时钟和软、硬件控制电路，转换时 间小于 17s，采样速率达 40KSPS；采用差分基准电压技术这个特性，TLC549 可能测量到 的最小量值达 1000256，也就是说 01信号不经放大也可以得到 8 位的分辨率。2.3 数据采集控制器设计为了得到经过前端 TLC549 芯片转换的心电信号，必须设计一个数据采集控制器，实现对 AD 芯片的控制与数字化心电数据的获取。该控制器根据 TLC

10、549 芯片的工作时序3与后 端数据处理的需要，采用 verilog HDL 自行设计。该控制器具有多路采集的特点。在自 TLC549 的 I/O CLOCK 端输入 8 个外部时钟信号期间需要完成以下工作：读入前次 A/D 转换结果；对本次转换的输入模拟信号采样并保持；启动本次 A/D 转换。则一路采集 时间为：0.5us（3821）10us，而芯片转换时间小于 17us，则整个过程时间花费 为 27us。为了有效的利用该控制器，在一路 A/D 转换期间，同时进行另外一路 A/D 采样， 这样就可以在 40us 时间内完成对四路信号的采集，大大提高了工作效率。同时，设计中还 加入了一个 FS

11、M 信号来控制采样时间，从而适应不同频率信号的采样频率。以下是 AD 芯 片的时序仿真图：图 3 仿真时序图Din 为采集数据的串行输入，时钟由系统时钟通过分频系数得到。设计中，设置了 fsm 作为采样控制时钟，这样可以根据需要来调整采样速率。由于进行一次 AD 采样的时间 很短，无论采用查询还是中断直接读取都是不现实的，这就需要利用缓冲设计，通过把 N 次转换的数据暂存在缓冲存储器中来降低中断次数。为了取得连续和正确的采集数据，实 现无缝缓冲，鉴于 FPGA 设计的灵活性，本设计采用了双缓冲存储的乒乓操作结构。本设 计通过将 AD 采样时序控制器交替存储在两个 512Byte 的双口 RAM

12、（DPRAM）中实现数据 的缓存，当其中一个 DPRAM1 存储满后即转为存储到另一个 DPRAM2 中并产生一次中断， 这样在控制器写数据到 DPRAM2 中时系统将有非常充足的时间将 DPRAM1 中的数据取出。2.4 显示模块设计为了能够直观的显示出采集的心电波形，需要显示设备的支持。本设计采用的 LCD 面 板是 TFT 320*240 LCD。该 LCD 模块没有显示控制器，因此需要设计显示控制器 IP 核来驱 动 LCD 面板。本设计实现的显示控制器 IP 核采用 Verilog HDL 设计，支持多种颜色模式， 包括 18bpp、16bpp、8bpp 和自定义模式。图像存储器 l

13、cd_fifo 是采用片内 FIFO，可以根据 需要进行调整。256 色的颜色查找表采用片内 RAM 来存储。图像信息能够通过 Avalon 总线 主端口写入的突发块传输方式进行传输，利用 DMA 从内存中自动读取,在 SDRAM 图像存储 器 image_ram 与片上图像数据缓存器 lcd_fifo 之间建立了一条专用 DMA 通道,该控制器结构 如下图 4：图 4 LCD 控制器 IP 核结构框图该 LCD 控制器 IP 核主要由四个模块组成：接口模块、内存模块、颜色转换模块和时序 模块。接口模块：主要是 NiosII 处理器对 LCD 控制器进行控制及状态读取。接口模块主要是 以寄存器

14、方式存在的,其中寄存器有：控制寄存器、状态寄存器、DMA 地址寄存器和中断寄存器。内存模块：是 Avalon 总线的主接口部分，在系统启动之后，利用 DMA 传输模式，通 过 Avalon 总线主端口写入的突发块传输方式，完成图像数据存储器 image_ram 中的图像数 据到片上图像数据缓存器 lcd_fifo 的独立读取。采用 DAM 传输方式是为了把 NiosII 软核处 理器从频繁地进行数据读取操作的工作中解脱出来，这样可以大大提高系统的工作效率。颜色转换模块：将读取后的数据根据 4 种颜色模式不同进行数据读取的转换，其中 8bpp 和自定义模式由于颜色不足，需要接入颜色查询表处理。自

15、定义模式可以手动对调色 板的地址进行预设来定义输出的颜色。时序模块：严格按照 LCD 的时序编写，其中 LCD 时钟为 5M。通过控制数据使能信号 启动 lcd_fifo 数据输出，逐行扫描显示。同时，设计该模块时，在数据有效信号（DE）有 效前，须检查 lcd_fifo 中是否存有数据，以确定是否进行数据读取和传输；须进行调色板模 式设置，在帧传输过程中需要进行模式锁定，以免出现传输错误；须根据不同 bpp 模式， 确定不同的读取时间段，18bpp 每次都读取，16bpp 间隔 1 次读取，8bpp 间隔 4 次读取。 2.5 数据存储模块设计本设计选用 SD 卡作为外接存储硬盘。SD 存储

16、卡具有大容量、高性能、安全性好等特 点的多功能存储卡，被广泛用于数码相机、掌上电脑和手机等便携式设备中。SD 卡上所有 单元由内部时钟发生器提供时钟，接口驱动单元同步外部时钟的 DAT 和 CMD 信号到内部 所用时钟。SD 卡有两种通信协议，即 SD 通信协议和 SPI 通信协议，与 SPI 通信协议相比， SD 通信协议的最大优点是读写速度快，单根数据线理论上可以达到 25MB/秒，四线传输可 以达到 100M/s，本设计采用的是四线 SD 通信协议。本设计中对 SD 卡的协议采用软件编写：首先在 SOPC Builder 里定义了六个 I/O 口： SD_CMD、SD_DAT0-DAT3、SD_CLK，分别对应 SD 卡的命令、数据、时钟端口，然后在 NiosII IDE 上按照 SD 卡的传输协议编写 C 程序来对六个 I/O 口进行操作，以此来实现 SD 卡 的传输协议。 在完成 SD 卡数据块的读写基础上移植了文件系统 FAT16，这样在不影响读 写速度的条件下节省 FPGA 的资源。2.6 数据传输模块设计为了实现远程的数