《基于Verilog的数字钟设计》由会员分享，可在线阅读，更多相关《基于Verilog的数字钟设计（27页珍藏版）》请在金锄头文库上搜索。
1、EDA 论文题 目 基于 Verilog 的数字钟设计 学 院 通信与电子工程学院 专业班级 通信 017 班 学生姓名 大彬哥 指导教师 大力会 2013 年 6 月 12 日EDA 设计基础实验课程论文摘 要数字时钟广泛用于各种场合，比如各种比赛的定时计数等，等都需要用到数字时钟。但是大多数的这些场合都需要很精确的定时计数，而不是一般的定时计数器，因此本设计就是为了这个原因而设计的设计的高精度的数字时钟。本设计中利用 50MHz的晶振为 FPGA 提供时钟。对其再设计时进行了分频得到。在本设计是在 Quartus II环境下完成的，目标板是 cycloneII EP2C8Q208 的 FP
2、GA 核心板，显示部分采用七段数码管现实，所用到的是 Verilog HDL 语言进行行为级的描述。关键词关键词：数字跑表 Quartus II ，Verilog HDL，cyclongIIEP2C8Q208 EDA 设计基础实验课程论文IAbstractThe design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the wh
3、ole point timekeeping function.The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in MaxplusII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system chips used
4、 EP2C8Q8208, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the year, month, day and the hours, minutes
5、 and seconds respectively, using keys to modify, cleared , start and stop the digital clock.Keywords: digital clock; hardware description language; Verilog HDLEDA 设计基础实验课程论文II目 录摘 要 IAbstractII第一章 绪论11.1 概述 11.2 FPGA 发展现状11.3 本文研究的意义21.4 课题研究的内容2第二章 字时钟的基本理论32.1 主程序结构和流程32.2 设计原理42.2.1 原理图介绍42.2.2 Atium Designer6.9 介绍42.2.3 Verilog HDL 介绍52.2.4 分析计算6第三章 数字时钟的软件设计63.1 开发软件介绍63.2 代码生成 BDF 图6第四章 单元电路设计84.1 分频代码设计84.2 毫秒代码设计84.3 秒代码设计 94.4 分代码设计94.5 复位代码设计104.6 键盘代码设计104.7 数码管显示代码设计104.7.1 数码管位码设计104.7.2 数码管段码设计 11结论12参考文献
