《北京信息科技大学FPGA复杂可编程逻辑器件指导书》由会员分享，可在线阅读，更多相关《北京信息科技大学FPGA复杂可编程逻辑器件指导书（18页珍藏版）》请在金锄头文库上搜索。
1、复复杂杂可可编编程程逻辑逻辑器件器件及数字系及数字系统设计统设计王王晓飞晓飞 编编著著北京机械工北京机械工业业学院学院 电电子信息工程系子信息工程系二零零四年六月二零零四年六月第六章第六章 实验内容实验内容本章提供了多个层次不同的实验，实验中应注意掌握实现方法和技巧，并运用实验装 置进行功能验证。实验一实验一 熟悉软硬件环境及使用熟悉软硬件环境及使用 一、实验目的 1 学习 MAX+plus 软件的基本操作； 2 学习原理图和 AHDL 两种设计输入方法； 3 初步掌握器件设计输入、编译、仿真、下载的过程； 4 学习实验装置的使用方法。 二、实验要求选用课上或书中的例题，按照第二章所述练习 M
2、AX+plus 软件的使用：分别选用原 理图输入方式和 AHDL 输入方式进行电路功能设计；掌握 CPLD 的开发步骤设计输入、 设计实现、设计验证；按照第五章所述了解实验装置的工作原理和使用方法。实验二实验二 组合逻辑电路的设计组合逻辑电路的设计 一、实验目的 1 设计 8 段译码器、两路 4 位二进制比较器，并在实验装置上验证所设计的电路； 2 学习用 AHDL 语句进行逻辑描述。 二、实验要求用 AHDL 中真值表的设计方法设计 8 段译码器、用布尔方程的设计方法设计两路 4 位 二进制比较器，对 CPLD 器件进行配置及下载来验证自己的设计，验证电路的外围器件可 选用按键输入、指示灯输
3、出。 8 段译码器的逻辑功能输入输入输出输出in3.0dpgfedcba000111111100000110201011011301001111401100110501101101601111101700000111801111111901101111A01110111B01111100C00111001D01011110E01111001F01110001两路 4 位二进制比较器逻辑功能输入输入输出输出a3.0b3.0HLEa3.0 b3.0100a3.0 b3.0010a3.0= b3.0001实验三实验三 时序逻辑电路的设计时序逻辑电路的设计 一、实验目的 1设计 8 位锁存器、60 分
4、频器，并在实验装置上验证所设计的电路； 2了解时序逻辑电路的设计特点。 二、实验要求用原理图输入方式设计 8 位锁存器、用 AHDL 输入方式设计 60 分频器。验证电路的 外围器件可选用按键输入、数码管输出。 思考题：如何消除险象竞争？实验四实验四 数字电路系统实验数字电路系统实验设计交通灯控制器设计交通灯控制器 一、实验目的 1设计一个简易交通灯控制器，并在实验装置上验证所设计的电路； 2学习层次化设计方法。 二、实验要求 位于十字路口的交通灯，在 A 方向和 B 方向各有红、黄、绿三盏灯，亮灭顺序如表所 示，1 表示亮，0 表示灭，假设灯亮灭时间均为 1S。本实验设计输入方法、验证器件不
5、限， 最终需建立一个元件符号。A 方向B 方向红灯黄灯绿灯红灯黄灯绿灯100001100010010010010100001100010100010010100010思考题：如何实现各灯亮灭时间可调？实验五实验五 数字电路系统实验数字电路系统实验设计一个方波信号输出电路设计一个方波信号输出电路 一、实验目的 1设计一个方波信号产生电路，并在实验装置上验证所设计的电路； 2建立自顶向下的设计思路。 二、实验要求设计一个占空比为 20、周期为 1S 的方波信号，并用末位数码管进行指示当方 波信号为高电平时，数码管显示 2；当方波信号为低电平时，数码管显示 8。实验六实验六 数字电路系统实验数字电路
6、系统实验设计两人掷骰子比较点大小的游戏电路设计两人掷骰子比较点大小的游戏电路 一、实验目的 1设计一个游戏电路并在实验装置上验证所设计的电路； 2建立自顶向下的设计思路。 二、实验要求 A、 B 两人玩掷骰子的游戏，当 A 的点数大于 B 的点数时，输出 H=“1” 、L=E=“0” ；当 A 的点数小于 B 的点数时，输出 L=“1” 、H=E=“0” ；当 A 的点数等于 B 的点数时，输出 E=“1” 、H=L=“0” ；并同时用两个数码管显示 A、B 两人的点数。实验七实验七 数字电路系统实验数字电路系统实验设计一个设计一个 CPU 计数比较系统计数比较系统 一、实验目的 1设计一个计
7、数比较系统，并在实验装置上验证所设计的电路； 2建立自顶向下的设计思路。 二、实验要求 cp1 和 cp2 为两个时钟输入端，keep=1 时启动 2 个 8 位计数器，keep=0 时，计数器停 止计数并保持当前计数值。/R=0 时，CPU 读入数据。C=0 时，CPU 读入 A 口值；C=1 时， CPU 读入 B 口值。完成虚框以外的电路的设计。思考题：1.若 CPU 的写信号参与控制，并口的 D70 将成为双向口，如何设计？2不读不写时如何使并口的 D70 呈高阻态？实验八实验八 数字电路系统实验数字电路系统实验设计设计 CPU 接口电路接口电路 一、实验目的 1设计一个 CPU 接口
8、电路，并在实验装置上验证所设计的电路； 2了解 CPU 接口电路的工作原理； 3掌握自顶向下的设计方法。二、实验要求如图示一个微机系统接口电路芯片：D7D0 与 CPU 数据线相连，A、RD、WR 来自 CPU 控制线。当 RD=0 时，CPU 通过 D7D0 读入 IN7IN0 的数据；当 WR=O 时，CPU 通过 D7D0 将数据写入 OUT7OUT0。当 A=0 时，输出 OUT7OUT0 呈高阻态。设计框内电路。思考题：三态门、缓冲器、锁存器的使用场合？第五章第五章 CPLD 实验电路系统实验电路系统CPLD 实验电路系统主要包括以下几个部分：下载电路用于将计算机中的二进制 位码流文
9、件下载至 CPLD 芯片中，以使 CPLD 按照所设计的电路功能工作；系统的输入 时钟、键、A/D 等；系统的输出指示灯、数码管、LCD、D/A 等；CPU 接口。51 下载电路下载电路图 5.1.1 下载电路如图 5.1.1 所示，左侧为 PC 机的并口，74LS244 为驱动芯片，右侧为与 CPLD 连接的 接插件，注意接插件上的电源 VCC 和 GND 要与 74LS244 驱动芯片及 CPLD 的供电电源一 致。52 CPLD 管脚的分配管脚的分配本节以 FLEX10K10TC144 为例，介绍 CPLD 与外围其它元器件的连接，连接的元器 件种类繁多，主要包括键自锁按键、拨码开关、脉
10、冲按键、小键盘；指示灯红黄 绿发光二极管、点阵式显示器；数码管；LCD 显示器；声报警蜂鸣器；时钟输入电路； 单片机8051；A/D 和 D/A 等。图 5.2.1 为 FLEX10K10TC144 管脚对外围电路的分配。TCK1 CONF_DONE2NCEO3TDO4 VCCIO5 VCC6I/O7 I/O8 I/O9I/O10 I/O11 I/O12I/O13 I/O14 GNDIO15GND 16I/O17 I/O18I/O19I/O20 I/O21I/O22I/O23 VCCIO24VCC25I/O26 I/O27I/O28I/O29 I/O30 I/O31I/O32 I/O33 TM
11、S34NSTATUS35 I/O36I/O37 I/O38 I/O39 GND40I/O41 I/O42 I/O43 I/O44 VCCIO45I/O46 I/O47I/O48I/O49 GNDIO50 I/O51VCC52 VCC53 I54CLOCK55 I56 GND57GND58 I/O59 I/O60VCCIO61I/O62 I/O63I/O64I/O65 GNDIO66I/O67I/O68 I/O69I/O70VCCIO71 I/O72I/O73NCONFIG74VCC75MSEL176MSEL077I/O78I/O79I/O80I/O81I/O82I/O83GND84GNDIO8
12、5I/O86I/O87I/O88I/O89I/O90I/O91I/O92VCC93VCCIO94I/O95I/O96I/O97I/O98I/O99I/O100I/O101I/O102GND103GNDIO104TDI105NCE106DCLK107DATA0108I/O109I/O110I/O111I/O112I/O113I/O114VCCIO115I/O116I/O117I/O118I/O119I/O120I/O121CLK122VCC123I124CLOCK125I126GND127OE128GNDIO129I/O130I/O131I/O132I/O133VCCIO134I/O135I/O
13、136I/O137I/O138GNDIO139I/O140I/O141I/O142I/O143I/O144AU1EPF10K10(144)VCCTCK CONF_DONEL1 L2 L3 L4 L5 L6 L7L9 L10 L11 L12 L13 L14 AB C D E F G DPTMS NSTATUSVCCSW1SW2SW3SW4SW5SW6SW7SW8SW9SW10SW11SW12SW13SW14SW15PS1PS2OSCRK1 RK2 RK3BUZZERDE1DE2DE38051 P3.0VCCSW16SW17SW18SW19SW20SW21SW22SW23SW24NCONFIGDA
14、TA0 DCLKTDIROW1ROW2ROW3ROW4ROW5ROW6ROW7ROW8CR1CR2CR3CR4CR5VCCCG1CG2CG3CG4CG5CG6CG7CG8CR6 CR7 CR8UP DOWN8051 P3.1AD INTRBAR ENRG EN D0 D1 D2 D3 D4 D5 D6 D7PS3 PS4RS RW ENPS3 PS4LCD_RS LCD_RW LCD_ENLCD D0.7RG_EN BAR_EN AD_INTR 8051 P3.1TCK CONF_DONE NCEO TDODATA0 DCLK NCE TDICR1.8ROW1.8SW17.24CG1.8DOW
15、NUPPS1PS2BUZZERRK1.3AD_CS DA_CS8051 P3.0DE1.3LEDA.DPLED1.14TMS NSTATUSL8SW1.8SW9.16NCONFIGMSEL0 MSEL1PS3,PS4LCD143-8A/D D/A 8051 PS1,PS2EPM7032LC244EPM7032LC244LEDLEDLEDEPM7032LC244A/D 8051EPM7032LC244L1-L12 L13-L26VCCR1 330VCCD1 REDX1 10MHz图 5.2.1 FLEX10K10TC144 管脚连接图53 开关输入开关输入该电路包含 8 个带指示灯的自锁按键和 16 个拨码开关。按键没有按下时，指示灯处 于熄灭状态，表明输入 CPLD 的电平为“0” ，按键按下时，指示灯发光，表明输入 CPLD 的电平为“1” 。拨码开关拨至“OFF”时，输入 CPLD 的电平为“0” ；拨码开关拨至“ON”时，输入
