《DCT离散余弦变换的DSP实现》由会员分享，可在线阅读，更多相关《DCT离散余弦变换的DSP实现（24页珍藏版）》请在金锄头文库上搜索。
1、 冯颖林DCT 离散余弦变换的 DSP 实现 第 1 页，共 24 页 DCT 离散余弦变换的 DSP 实现 学生姓名：学生姓名： 指导老师：指导老师： 摘要：本设计需要与 DSP 的复杂连线，并要连接所设计的实验线路，故在实验过程中会出现一定的误差，但并不影响整个设计的最后结果。根据 DSP 芯片 TMS320VC5402的特性，以运用 TMS320VC5402 定点 DSP 芯片完成 MPEG-4 标准中 DCT 系数量化为例，简要介绍 MPEG-4 标准的量化方法，提出一种用定点乘法和移位运算代替量化过程中的除法和饱和运算的方法，并实现了快速运算。关键词：DSP；离散余弦变换（DCT）
2、；量化；Abstract: The design of the complex needs and DSP connection, and experiments designed to connect to the line, it will appear in the experiment some errors, but does not affect the final outcome of the entire design. According to the characteristics of DSP chip TMS320VC5416 to TMS320VC5416 fixed
3、-point DSP chip to complete the use of MPEG-4 standard DCT coefficient quantization, for example, MPEG-4 standard introduced a quantitative approach, proposes a shift operation with fixed-point multiply and replace the quantization process Method of division and saturated operation, and achieve a ra
4、pid operation.Keywords: DSP;DiscreteCosineTransform(DCT); quantizing;冯颖林DCT 离散余弦变换的 DSP 实现 第 2 页，共 24 页 1 引言离散余弦变换（DCT）是 N.Ahmed 等人在 1974 年提出的正交变换方法。它常被认为是对语音和图像信号进行变换的最佳方法。为了工程上实现的需要，国内外许多学者花费了很大精力去寻找或改进离散余弦变换的快速算法。由于近年来数字信号处理芯片（DSP）的发展，加上专用集成电路设计上的优势，这就牢固地确立离散余弦变换（DCT）在目前图像编码中的重要地位，成为 H.261、JPEG、M
5、PEG 等国际上公用的编码标准的重要环节。在视频压缩中，最常用的变换方法是 DCT,DCT 被认为是性能接近 K-L 变换的准最佳变换，变换编码的主要特点有： 在变换域里视频图像要比空间域里简单；视频图像的相关性明显下降，信号的能量主要集中在少数几个变换系数上，采用量化和熵编码可有效地压缩其数据；具有较强的抗干扰能力，传输过程中的误码对图像质量的影响远小于预测编码。通常,对高质量的图像，DMCP 要求信道误码率 ，而变换编码仅要求信道误码率 。 DCT 等变换有快速算法，能实现实时视频压缩。针对目前采用的帧内编码加运动补偿的视频压缩方法的不足, 我们在 Westwater 等人提出三维视频编码
6、的基础上, 将三维变换的结构应用于视频图像压缩, 进一步实现了新的视频图像序列的编码方法。冯颖林DCT 离散余弦变换的 DSP 实现 第 3 页，共 24 页 2 系统硬件简述系统硬件简述2.1 TMS320VC5402 芯片性能特点芯片性能特点TMS320VC5402(本文简称 VC5402)是美国 TI 公司 1999 年 lO 月推出的一款性价比极高的定点 DSP 芯片，是 TI 公司的 54x 系列中性价比很高的产品，其 CPU 结构特征如下：(1)具有高性能的改进的哈佛总线结构，即程序总线、地址总线和数据总线是独立的。在 VC5402 内部具有三条独立的 16 bit 数据存储器总线
7、和四条 16 bit 地址总线和一条 16 bit 的程序存储器总线：(2)具有一个 40 bit 的算术逻辑单元，包括一个 40 bit 的桶形移位器和两个独立的加法器；(3)1717bit 的并行乘法器与专用的 40 bit 加法器相结合可以在一个非并行指令周期内完成一次乘法和加法操作(MAC)；(4)具有专用于 Viterbi 碟形算法的比较、选择和存储单元(CSSU)；(5)指数译码器可以在一个指令周期内求一个 40 bit 累加数的指数值；(6)两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元(ARAU)。2.2 TMS320VC5402 的内部存储器和片内外设的内部存储器和片
8、内外设TMS320VC54x 系列 DSP 内部均带有一定数量的高速物理存储空间，在实时性要求很严格的应用系统中，应尽量将程序和数据存放在内部物理存储区中，而且尽可能地将数据区定义在内部双访问 RAM 中，程序区可定义在内部单访问 RAM， DARAM或是 ROM 中，一些查找表或是初始化数据也可以放在程序区中。因为对于程序区常常只有读操作，而对于数据区往往可以同时存在有读操作和写操作，所以数据区尽可能定义在 DARAM 中。对片内物理存储器的访问是通过访问映射存储器来实现的，也就是说，片内物理存储器必须被映射到映射存储器上才能被访问。DSP 系统的映射存储器分为三块区域，分别称为程序区、数据
9、区和 IO 区。一般来说，IO 区是片外资源，访问空间大小为 64K16bit；数据区可以为片上存储区映射的，也可以是片外存储器映射的，或兼而有之，访问空间大小也是 64K16bit，而且，这两个区域常常是不能被扩展访问的。基本程序区的访问空间也是 64K16bit，对于不同的 DSP 芯片，扩展能力不同。对于 VC5402 来说，最大扩展访问空间为 1024K16 bit。可见，DSP系统的映射存储器代表了 DSP 芯片的一种寻址能力和可访问空间的大小，在没有对映冯颖林DCT 离散余弦变换的 DSP 实现 第 4 页，共 24 页 射存储器配置前，这些映射存储空间是虚拟的，是不能用来存储程序
10、和数据的。所以在 DSP 程序的编译和汇编之后，连接成目标文件之前，必须加入存储器配置文件(cmd)，将实际的物理存储区空问映射到存储器空间上。VC5402 仅提供了 4K16 bit 的片上 ROM 和 16K16bit 的片上 DARAM，如图 4-6 所示，DARAM 由两块8K16bit 的区域组成，每一个区域均可在一个指令周期内完成两次读操作或一次读和一次写操作。映射存储器的配置受到 VC5402 外部管脚 MPMc 以及处理器模式状态寄存器 PMST 的控制，方法如下：(1)MPMC 位：决定 CPU 的工作方式。若为 O，则片内 ROM 映射到程序存储空间；为 l 则片内 ROM
11、 被禁止。 (2)0VLY 位：用于控制片内 RAM 为程序存储器还是数据存储器。若为 0，则片内RAM 只映射到数捌存储空间；为 l 则被同时映射到数据和程序存储空间，这时这部分程序区和数据区是蓖叠的。(3)DROM 位：用于控制片内 ROM 的映射。为 0 时片内 ROM 不映射到数据存储空间；为 1 则部分片内 ROM 映射到数据空问。Reserved lOVLY=1 External lOVLY=0n-Chip DARAM fOVLY=1 Extemal lOVLY=0ExternalInterrupts (External)Reserved OVLY=1 Extemal (OVLY=
12、0lExternaI lOVLY=o)ExternalOnChip ROM f4K x 16-bit)ReservdInterropts OnChip)Memory Mapped Register ScratchPad RAMn-Chip DARAM (116K x16-bit)ExternalROM lDROM=1； or txternaI fDROM=0)Reserved (DROM=I or External DROM=0)图 2-1 C5402 的存储器映射复位后，OVLY 位及 DROM 位均为 0，而 MPMC 位由片上对应的引脚电平决定。用户可以通过对 PMST 的操作来修改这三
13、位的值。(1)数据存储空间：VC5402 可以寻址 64K 得数据存储空间。其片上 ROM、双存取冯颖林DCT 离散余弦变换的 DSP 实现 第 5 页，共 24 页 RAM(DARAM)可以通过软件配置到数据存储空间，芯片在访问存储器时会自动访问这些单元，当 DEGEN(数据地址产生器)产生了不在片上存储器的地址时，会自动产生一个外部总线操作。一般将片上 ROM 配置到数据空间，需要修改 PMST 寄存器的DROM 位，来允许将片上 ROM 当作数据存储器访问。(2)程序存储空间：VC5402 可以采用分页方法扩展程序存储器，最大为 lM 字。因此，它有 20 根地址线，并用一个存储器映像寄
14、存器一个程序计数器扩展寄存器XPC(映射到数据存储器的 001EH 单元)来指示扩展程序存储器的页号。软件编程时有六条专门寻址扩展程序存储器的指令。VC5402 的程序空间共分 16 页，每页 64K 字。当片内 RAM 不映射到程序空间(OVLY=O)时，115 页的低 16K 字都是可获得的；当片内 RAM 映射到程序空间(OVLY=I)时，片内 RAM 映射到所有程序空间页的低 16K字。这时程序存储器的每一页由两部分组成：一个公用的 16K 字的块和一个特有的48K 字的块；当片内 ROM 有效(MPMC=O)时，片内 ROM 只能在第 0 页有效，不会被映射到程序存储器的其它页；复位
15、时，XPC=O，而 PC=FFSOh。在顺序执行指令时，PC 会自动加 l，而 XPC 不会自动增加。在执行远分支转移及子程序远调用操作时，系统会用地址的 2316 位加载 XPC，用低 16 位地址加载 PC。(3)io 空间：VC5402 提供了 64k 的 io 空问，寻址范围是 0000HFFFFH，作用是与片外设备连接。有专用指令可访问这段存储空间。(4)片内外设：有软件可编程的等待状态发生器、可编程的块切换等待状态。当 VC5402 访问片外低速资源时，可以在访问周期内最多插人 14 个等待时钟周期。如果仍不能满足要求时，应将外部低速资源的读写控制线与 VC5402 的 READY
16、 线相连接，访问由READY 来控制。当片外资源速度足够快时，可以设置等待状态发生器不工作从而进一步节约功耗。等待状态发生器是一种软设备，完全由软件等待状态寄存器(SWWSR)来控制。具有一个增强的 8 bit 主机接口(HP8)；增强的 8 bit 主机接口(EHPl8) 将 DSP 设置为从模式来完成与主处理器之间的通信任务，使得主机和 DSP 均可以访问 DSP 片上存储器。具有两个多通道缓冲串行口(McBSP)。需要指出的是 McBSP 和 HPl8 都可以设置为通用 I0 口作为 DSP 的控制信号。具有两个硬件计时器。VC5402 具有两个带有 4 bit 定标器的 16 bit 的定时电路。这两个定时电路的定时计数器在每过
