《基于vhdl的自动打铃设计_毕业设计27p》由会员分享，可在线阅读，更多相关《基于vhdl的自动打铃设计_毕业设计27p（27页珍藏版）》请在金锄头文库上搜索。
1、基于基于 VHDLVHDL 的自动打铃设计的自动打铃设计目录目录摘要 .(1)Abstract .(2)绪论 .(3)第 1 章 基本概念简介 .(4)1.1 VHDL 简介.(4)1.2 FPGA/CPLD 简介.(4)1.3 Quartus II 的简介.(5)第 2 章 设计整体概述 .(6)2.1 设计方案 .(6)2.2 设计原理图 .(6)2.3 设计流程图 .(7)第 3 章 各模块设计分析 .(8)3.1 计数器模块 .(8)3.1.1 秒和分计数器模块 .(8)3.1.2 时计数器模块 .(10)3.2 计时校时模块 .(12)3.3 打铃功能模块 .(13)3.4 顶层设计
2、及原理图 .(16)第 4 章 引脚设定与下载验证 .(19)4.1 引脚设定 .(19)4.2 下载验证 .(21)总结 .(22)参考文献 .(23)致谢 .(24)附录 芯片引脚对照表 .(25)1摘要随着EDA 技术的发展和应用领域的扩大与深入，EDA 技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA 技术就是以计算机为工具，设计者在EDA软件平台上，对以硬件描述语言HDL（Hardware Description language)为系统逻辑描述手段完成的设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适
3、配编译、逻辑映射和编程下载等工作。本设计是基于VHDL语言的自动打铃系统。在论文中，介绍了基于VHDL语言自动打铃系统的思路，整个系统需包含秒计时模块、分计时模块、时计时模块、校时模块、打铃模块。在Quartus II 开发环境中编译和仿真所设计的程序，并逐一调试验证程序的运行状况。仿真和验证的结果表明，该设计方法切实可行，该打铃系统可以实现调时定时打铃功能，具有一定的实际应用性。关键字：关键字：EDA、VHDL、打铃、Quartus II2AbstractWith the development of EDA technology and the expansion of applicati
4、on, the function of EDA technology in the field of electronic information communication, automatic control and computer application, is becoming more and more important. EDA technology use computer as a tool. However, designers only need to use the hardware description language HDL to describe the s
5、ystem on the EDA software platform. Then computer automatically finishes partition, synthesis, optimization, simulation and other function until the electronic circuit system achieves the stated performance. This design is based on the VHDL hardware description language to project a system. I introd
6、uce ideas of the bell system in this design. All of the design includes second timer module, minute timer module, hour timer module, module to adjust time and module to ring the bell according to the require of design. I complete the description of different modules with VHDL language in the Quartus
7、 II development environment, and debug one by one to check the operational status of the verification process. Simulation results show that the design method is feasible, and the bell system can be put into practical applications.Keywords: EDA, VHDL, rang the bell, the Quartus II3绪论随着 EDA 技术的发展和应用领域
8、的扩大与深入，EDA 技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。本次毕业设计是基于 VHDL 的自动打铃系统，而自动打铃就是像现在的学校一样在规定的时间段铃声响起，用以作为每节课的作休时间。而自动打铃系统可以像现在的闹钟功能类似，起到提醒的作用，从早上 8 点开始计时，每隔一个小时铃声响一次，每次铃声持续响30 秒，一直到下午 5 点都是每隔一个小时响一次铃声，下午 5 点以后铃声即使一个小时计时到了铃声也不再响了。为了高效率的验证设计的结果另外还需要增加一个校时模块，可以用两个指示灯的亮、灭的状态来区分两个按键的工作状态。增加的两个按键，一个是调分按键，一个是调时按键。
9、开始时按下按键 K1 时，此时指示灯 LED1 变亮，指示灯 LED 提示系统正处于调分的状态，想调至几分时直接按 K2 按键下 N 就是想要的 N 分。再次按 K1 键一下后，指示灯 LED2 处于常亮状态，即系统处于调时状态，想要 7 点即按 K2 键 7 下即可。调完时和分的状态后再按 K1 键一下系统才会处于正常的计时状态，系统处于正常计时时 LED1、LED2全都不亮。在整个设计中，首先先做一个顶层模块，以 top 命名，然后再将各个模块在顶层模块中做好后再生成各模块的元器件，最后在 top 模块中将各个元器件按功能要求连接好后连进行编译看，是能否通过。通过编译后再按照附录表查询对各
10、个引脚进行设定，引脚设定完后再对顶层文件进行编译，通过编译后再进行波形仿真，如果时序仿真与功能仿真的波形都正确后再到试验箱上下载验证，验证铃声是否在规定时间内响起。4第 1 章 基本概念简介1.1 VHDL 简介VHDL 是 Very High Speed Integrated Circuit Hardware Description Language 的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来
11、存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过 30%的速度快速成长。VHDL 是美国电气和电子工程师协会制定的标准硬件描述语言（IEEE 标准 1076） ，它可用于数字电路与系统的描述、仿真和自动设计。另外 VHDL 作为 IEEE 标准的硬件描述语言，经过十几年的发展、应用和完善，以其强大的系统描述能力，规范的程序设计结构，灵活的语言表达风格和多层次的仿真测试手段，受到业界的普遍认同和推广，成为现代 EDA 领域的首选硬件设计语言，而且各大 EDA 公司推出的 EDA 工具软件全部支持 VHDL。并且随着EDA 技术和 VHDL 的广泛应用，各高等院校也纷纷开设
12、了 VHDL 电路设计课程，且要求某些专业的本科生、研究生必须掌握用 VHDL 进行电路系统设计的方法。VHDL 已经成为高等教育中电类专业知识结构的重要组成部分。学习者可以用 EDA 工具软件编辑 VHDL 文件，使用仿真工具仿真所设计的电路系统，并学会使用综合语句以及下载工具，最终达到能够独立设计硬件电路系统的目的。1.2 FPGA/CPLD 简介FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的,既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array）这样一个新概念,内部包括可配置逻辑模块 CLB（Configurable Logic Block） 、输出输入模块 IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA 的基本特点包括：首先它采用 FPGA 设计 ASIC电路
