《抗软失效的新型时序电路单元设计毕业论文精品》由会员分享，可在线阅读，更多相关《抗软失效的新型时序电路单元设计毕业论文精品（37页珍藏版）》请在金锄头文库上搜索。
1、本科生毕业论文本科生毕业论文题目：题目：抗软失效的新型时序电路单元设计抗软失效的新型时序电路单元设计Novel Soft Error Robust Latches and Flip-flops北京大学本科毕业论文导师评阅表学生姓名学生学号论文成绩学院（系）信息科学技术学院学生所在专业微电子系导师姓名导师单位/所在研究所微电子系MPW 实验室导师职称副教授论文题目（中、英文）抗软失效的新型时序电路单元设计Novel Soft Error Robust Latches and Flip-flops导师评语（包含对论文的性质、难度、分量、综合训练等是否符合培养目标的目的等评价）导师签名：年 月 日北
2、京大学信息科学技术学院学士论文 王子一I摘要摘要随着半导体工艺的进步，器件的特征尺寸逐渐减小。在深亚微米和纳米技术时代，电路的可靠性正逐步成为电路设计者和研究人员主要关注的问题。工艺尺寸的减少导致集成电路对宇宙射线和放射性元素产生的粒子更加敏感。当电路中的敏感节点受到粒子撞击时，可能会产生瞬时电压电流的变化。这种非永久性电路状态的破坏，称为软失效（Soft Error） 。当粒子撞击时序电路中的存储单元时，会导致存储状态发生翻转，并逐级传递下去，影响时序逻辑电路正常功能的实现。设计较低软失效率的时序电路单元对集成电路的发展具有重要意义。本文分析了软失效的产生原理，并研究了目前主流的几种不同抗软
3、失效电路的作用机制。针对应用广泛的 Quatro-8T 抗软失效电路中存在的翻转问题进行了改进，进一步提高了电路的可靠性，使得电路的抗软失效能力得到加强。同时，基于 40nm 工艺，对改进后电路单元构成的锁存器和触发器进行了仿真，实现正确的时序逻辑功能。关键词：关键词：软失效，抗软失效电路，Quatro-8T 电路单元，触发器，电路可靠性北京大学信息科学技术学院学士论文 王子一IIAbstractAbstractAs we enter the era of nanotechnology, reliability issues of circuits become one of the majo
4、r concerns for circuit designers and researchers. With continuous scaling of CMOS technology, the circuits are becoming more and more vulnerable to radiation and cosmic rays. When a particle strikes a sensitive node in circuit, a transient fault may appear as an electrical pulse. This non-permanent
5、fault is called soft error.When a particle strikes a node inside a latch or flip-flop, the stored value of the latch may be flipped based on the amount of deposited charge by the particle. As a result, the fault would propagate through the combinational path and be captured by the next sequential ci
6、rcuit as a faulty value. Hence, the design of soft error robust circuit has become significant to the development of integrated circuits.This paper analyzes the theory of soft error, and studies different soft error robust circuits. A novel circuit based on Quatro-8T is proposed to improve the relia
7、bility and decrease soft error rate. HSPICE simulation results based on 40-nm technology reveal that the novel latch and flip-flop work correctly.KeyKey wordswords: soft error, soft error robust circuit, Quatro-8T cell, flip-flops, circuit reliability 北京大学信息科学技术学院学士论文 王子一1第一章第一章绪论绪论随着科学技术的日益进步，半导体工艺
8、的特征尺寸在逐渐减小。于此同时，大规模集成电路也在许多高科技领域得到了广泛的应用，对集成电路的可靠性提出了更高的要求。软失效的研究是提高电路可靠性的一个重要方面。软失效（Soft Error） ，是指集成电路由于粒子辐射等原因造成的电路存储信息发生随机翻转的现象。软失效虽然不会直接造成集成电路的永久不可恢复损伤，但它会严重影响电路的正常运行并造成存储数据的改变。有研究指出，集成电路中软失效发生的概率可以达到栅击穿等故障发生概率的 5000 倍以上1。人们很早就认识到宇宙射线和太阳风粒子会导致轨道上航天器的电子设备发生软失效。1978 年，Intel 公司的研究人员在 DRAM 中首先观察到了地
9、面环境下粒子引发的失效2。1979 年，Ziegler 首次阐述了地面环境宇宙射线引发软错误的机理3。随着工艺技术的进步，由于电源电压降低、阈值电压减小，节点电容变低，噪声容限变窄、时钟速度和集成度大大提高等原因，深亚微米和纳米集成电路对软失效愈发敏感。在最近几年的微电子领域研究中，将软失效问题列为集成电路的可靠性所面临的最主要挑战之一。对于军事和宇航等前沿科学领域应用的高可靠器件,对软失效的防护也是必须考虑的问题。例如对于纳米级的 CMOS 数字集成电路,海平面环境的中子背景辐射已经足以造成软失效的产生。因此,对数字集成电路的软失效问题展开研究，研究新型抗软失效的集成电路单元,对于我国集成电
10、路产业的发展以及国防装备自主制造的水平的提升具有重大的理论和现实意义。最早的抗软失效电路研究开始于 SRAM，错误检查和纠正技术（Error-Correcting Code,简称 ECC）可以在 SRAM 大规模存储阵列结构中有效的防止软失效的发生4。但是 ECC 应用范围有限，无法有效防止锁存器和触发器等时序单元出现的软失效问题18。三重模块冗余技术（Triple Modular Redundancy，简称 TMR）利用 3 个完全的存储单元和一个选择器可以防止电路输出受到软失效的影响，但是过大的面积和功耗开销使其并不具备太大的实际北京大学信息科学技术学院学士论文 王子一2应用价值5。基于
11、C-element 输出结构的低开销抗软失效电路（Low Cost Soft Error Hardened，简称 LSEH）利用高阻态有效的防止软失效和对后级电路的影响，但并不能从根本上消除软失效6。两种硬化设计（Harden By Design，简称 HBD）的抗软失效的存储单元 DICE（Dual Inter-locked Cell）和 Quatro-8T 利用多余的存储节点和反馈机制防止软失效的发生，可以从真正意义上消除软失效的影响7,8。同时还有根据施密特触发器增大噪声容限特性构成的抗软失效电路9。本文基于 Quatro-8T 存储单元，对其存在的无法抗0-1 软失效问题进行修改，提出
12、改进的新型存储单元，提高了电路的抗软失效能力和可靠性，并用改进单元构建多种类型的锁存器和触发器，完成正确的时序逻辑功能验证和比较。本文文章结构安排如下：第二章阐述软失效原理；第三章介绍已有的抗软失效电路；第四章提出自己的改进电路、构建触发器以及仿真结果；最后是全文总结。北京大学信息科学技术学院学士论文 王子一3第二章第二章理论介绍理论介绍2.12.1 软失效原理软失效原理软失效（Soft Error） ，是指集成电路由于粒子辐射等原因造成的电路存储信息发生随机翻转的现象。在本节中，我们将介绍软失效的来源以及在电路中产生软失效的物理机制。2.1.12.1.1 软失效粒子辐射来源软失效粒子辐射来源
13、集成电路中软失效的产生主要是受粒子辐射的影响。其中粒子的来源主要可分为以下两类。首先，在芯片的加工过程中，晶圆本身以及封装材料、压焊材料等均可能受到微量放射性物质的污染。这些放射性污染物主要包括铀 238、钍 232 以及钚 210，它们在衰变的过程中会释放出能量为几个 MeV 的 粒子10,11。通过提纯材料可以部分解决 粒子所造成的软失效问题。粒子辐射的另一个重要来源是宇宙射线12。宇宙射线指的是来自外太空的高能粒子辐射，它主要包括：原始宇宙射线（主要指来自银河系中心的高能粒子辐射） 、太阳宇宙射线（来自于太阳风的粒子辐射） 、二次宇宙射线（原始宇宙射线与地球大气层作用所产生的二次粒子）以
14、及地面宇宙射线（最终抵达地面的粒子） 。2.1.22.1.2 软失效的产生机理软失效的产生机理根据软失效粒子辐射来源可知，研究集成电路软失效的产生机理主要考虑质子、中子和 粒子三种粒子即可。在太空轨道上，主要是质子和 粒子起作用；在地面则是中子和 粒子起作用。芯片本身所含的微量放射性同位素会释放 粒子。当 粒子击中处于敏感状态(处于关断状态)的晶体管漏区的时候，由于 粒子的电离效应，沿入射通路产生大量的电子和空穴对。如图 2-1 所示，以反相器中的 NMOS 晶体管为例，当处于关断状态时栅极输入为低电平，漏极为高电平，衬底处于低电平，漏极和衬底之间的电场会将空穴作用衬底，电子被吸引到漏极，从而
15、沿着入射通路北京大学信息科学技术学院学士论文 王子一4产生一个由漏极流向衬底的电流脉冲。从而，这个暂态的电流脉冲会在晶体管的输出端 V1产生可在电路中传播的电压脉冲，可能导致软失效的产生8。图 2-1 反相器中关断 NMOS 受到软失效影响宇宙射线中居于主导地位的成分是质子和中子，在轨道环境下以质子为主，在地面环境下以中子为主。质子和中子引发软错误的机制与 粒子不同，它们的电离作用很弱，但是它们会与硅原子核发生非弹性碰撞，硅原子核会裂变成其它原子核并释放出 粒子。碰撞产生的 粒子的电离效应很强，可以引发电路发生软失效13。2.22.2 软失效对电路的影响软失效对电路的影响2.2.12.2.1
16、软失效对组合逻辑电路影响和消除方法软失效对组合逻辑电路影响和消除方法软失效会在电路中产生一个电压脉冲，如果发生在组合逻辑电路中，这些瞬态脉冲并不会对电路的稳态功能产生影响。组合逻辑电路进过短暂的干扰之后，节点电压会回复到正常的逻辑值，这种发生在组合逻辑电路中的软失效成为单粒子瞬时现象（Single Event Transient，简称 SET） 。但是 SET 会沿着组合逻辑电路路径传递下去，如果传输到下级电路中的时序单元，会产生一个错误的逻辑值，影响时序电路功能。为了消除组合逻辑电路中软失效对下级电路的影响，如图 2-2 所示的电路结构被提出5。北京大学信息科学技术学院学士论文 王子一5图 2-2 SET 消除电路（SET Filtering Circuit）图 2-2 所示的电路结构由 1 个延迟单元和 2 输入 1 输出的 MOS 电路（C-element 电路）构成。当组合逻辑电路不受到软失效影响时，2 个输入的值是相同，此时 C-element 电
