《CRC码生成与效验电路的设计》由会员分享，可在线阅读，更多相关《CRC码生成与效验电路的设计（16页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空工业学院课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：CRC 码生成与效验电路的设计院（系）：计算机学院专业：计算机科学与技术班级：4401102 学号：200403011055 姓名：刘鹏指导教师：李平完成日期： 2006年12月31日沈阳航空工业学院课程设计报告-I-目录第 1 章总体设计方案 . 1 1.1 设计原理 . 1 1.2 设计思路 . 2 1.3 设计环境 . 2 第 2 章详细设计方案 . 3 2.1 顶层方案图的设计与实现 . 3 2.1.1 创建顶层图形设计文件 . 3 2.1.2 器件的选择与引脚锁定 . 4 2.2 功能模块的设计与
2、实现 . 5 2.2.1 模 2 除模块的设计与实现 . 5 2.2.2 CRC 效验码模块的设计与实现 . 6 2.3 仿真调试 . 7 第 3 章编程下载与硬件测试 . 9 3.1 编程下载 . 9 3.2 硬件测试及结果分析 . 9 参考文献 . 11 附录（程序清单或电路原理图） . 12沈阳航空工业学院课程设计报告第 1 章总体设计方案-1-第 1 章总体设计方案1.1 设计原理二进制信息位流沿一条线逐位在部件之间或计算机之间传送称为串行传送。CRC 码一般是指k 位信息码之后拼接r 位校验码。应用CRC 码的关键是如何从k 位信息位 简便地得到r 位效验位，以及如何从k+r 位信息
3、码判断是否出错。CRC 码生成：多项式 M(x) x3除以生成多项式 G(x)所得的 r 位余数为效验位（为了得到R 位余数，G(x)必须是 r+1 位） 。然后将余数拼接在信息组左移r 位空出的 r 位上，就构成了这个有效信息的CRC码。 （因为 k=4,所以 k-1=3 位）CRC 码效验 ：将收到的循环效验码用约定的生成多项式G(x)去除，如果码字无误则余数应为 0，如果某一位出错， 则余数不为 0，不同位数出错余数不同。更换不同的待测码字可以证明：余数与出错位的对应关系是不变的，只与码制和生成多项式有关，对于其他码制或选用其他生成多项式，出错模式将发生变化。如果循环码有一位出错，用G(
4、x)作模 2 除将得到一个不为0 的余数。可通过异或门将它纠正后在下一次移位时送回A7 继续移满一个循环，就得到一个纠正后的码字。M(x)=1100 G(x)=1011 A1 A2 A3 A4 A5 A6 A7 余数出错位正确1 1 0 0 0 1 0 0 0 0 无错误1 1 0 0 0 1 1 0 0 1 7 错误1 1 0 0 0 0 0 0 1 0 6 错误1 1 0 0 1 1 0 1 0 0 5 错误1 1 0 1 0 1 0 0 1 1 4 错误1 1 1 0 0 1 0 1 1 0 3 错误1 0 0 0 0 1 0 1 1 1 2 沈阳航空工业学院课程设计报告第 1 章总体设
5、计方案-2-错误0 1 0 0 0 1 0 1 0 1 1 表 1.1 CRC 码出错模式1.2 设计思路本电路的 CRC 码的产生与校验由一个模2 除法器电路，异或门， 3-8 译码器等器件实现 CRC 的生成与校验。移位后的信息码与生成多项式经过模2 除法器生成 7 位 CRC 码。 校验电路是移位后的信息码与生成多项式相除，得到的结果通过3-8 译码器与异或门进行校验，最后与原数据进行拼接，最后输出正确的CRC 校验码。1.3 设计环境硬件环境：伟福 COP2000型计算机组成原理实验仪、XCV200 实验板、微机；EDA 环境： Xilinx foundation f3.1 设计软件。
6、沈阳航空工业学院课程设计报告第 2 章详细设计方案-3-第 2 章详细设计方案2.1 顶层方案图的设计与实现CRC 码顶层方案图采用原理图设计输入方式，电路实现基于 XCV200 可编程逻辑芯片。在完成原理图的功能设计后， 把输入 /输出信号安排到XCV200 指定的引脚上去，实现芯片的引脚锁定。2.1.1创建顶层图形设计文件顶层图形文件主要由一个求余数模2 除法器 -U18 和 3-8 译码器、异或门、模2 除法器封装在一个芯片中的-U21 组成的一个完整的设计实体。可利用Xilinx foundation f3.1 模块实现顶层图形文件的设计，顶层图形文件结构如图2.1 所示。图 2.1
7、CRC 码顶层图形文件结构沈阳航空工业学院课程设计报告第 2 章详细设计方案-4-2.1.2器件的选择与引脚锁定（1）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200 软件所包含的逻辑芯片。（2）引脚锁定把顶层图形文件中的输入/输出信号安排到Xlinx XCV200 芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200 芯片引脚对应关系如表2.1所示。表 2.1 信号和芯片引脚对应关系图形文件中的输入/输出信号XCV200 芯片引脚CLOCK 213 G1 100 G2 101 G3 1
8、02 G4 103 Z0 152 Z1 178 Z2 184 Z3 185 Z4 203 Z5 111 Z6 110 A1 99 A2 107 A3 108 A4 109 T1 124 T2 93 T3 99 T4 107 T5 108 T6 124 T7 125 VCC 95 沈阳航空工业学院课程设计报告第 2 章详细设计方案-5-2.2 功能模块的设计与实现电路由两个模2 除法器， 七个异或门， 3-8 译码器三个模块构成，实现 CRC 码的生成与校验。2.2.1模 2 除法器模块的设计与实现模 2 除由四个异或门和四个T 触发器构成，C,G1,G2,G3,G4为输入，Z0，Z1，Z2 为
9、输出，其设计过程如下。（1）创建模块电路图（2）功能仿真对创建的的模 2 除法器进行功能仿真，可用Xilinx foundation f3.1 对模块实现。沈阳航空工业学院课程设计报告第 2 章详细设计方案-6-2.2.2 CRC 码校验模块的设计与实现本电路由一个模2 除法器电路 ,3-8 译码器，七个异或门组成。（1）创建模块电路图沈阳航空工业学院课程设计报告第 2 章详细设计方案-7-（2）功能仿真对创建的的总线输出进行功能仿真，可用Xilinx foundation f3.1 对模块实现。2.3 仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计
10、的电路进行仿真。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2.2 所示。输 入 信号输 入 信 号输入信号输入信号输出信号输出信号CLK VCC G1G2G3G4 A1 A2 A3 A4 Z0Z1Z2Z3Z4Z5Z6 T1T2T3T4T5T6T7 0 1 1 1 1 0 1 0 0 1 1 表 2.2 仿真信号选择和参数设置（2）功能仿真结果与分析功能仿真波形结果如图2.2 所示，仿真数据结果如表2.3 所示。对表 2.3 与表1.1 的内容进行对比， 可以看出功能仿真结果是正确的， 进而说明电路
11、设计的正确性。沈阳航空工业学院课程设计报告第 2 章详细设计方案-8-图 2.2 功能仿真波形结果输 入 信号输 入 信 号输入信号输入信号输出信号输出信号CLK VCC G1G2G3G4 A1 A2 A3 A4 Z0Z1Z2Z3Z4Z5Z6 T1T2T3T4T5T6T7 0 1 1 1 1 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 1 表 2.3 仿真数据结果沈阳航空工业学院课程设计报告第 3 章编程下载与硬件测试-9-第 3 章编程下载与硬件测试3.1 编程下载利用 Xilinx ISE 的编程下载功能，将得到的*.bit 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。3.2 硬件测试及结果分析利用 XCV200 实验板进行硬件功能测
