《计算机组成原理实验书》由会员分享，可在线阅读，更多相关《计算机组成原理实验书（65页珍藏版）》请在金锄头文库上搜索。
1、计算机组成与结构实验指导书Experimental Guide for Computer Organization and ArchitectureTEC4 计算机组成原理实验系统TEC4 计算机组成原理实验系统由北京邮电大学计算机学院、清华同方教学仪器设备公司、深圳拓普威电子技术有限公司联合研制。它是一个 8 位计算机模型实验系统，可用于大专、本科、硕士研究生计算机组成原理课程、计算机系统结构课程的教学实验，对提高学生的动手能力、提高学生对计算机整体和各组成部分的理解、提高学生的计算机系统综合设计能力都会有很大帮助。一、TEC4 计算机组成原理实验系统特点 1计算机模型简单、实用，运算器数据
2、通路、控制器、控制台各部分划分清晰。2计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。3控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方案。4寄存器堆由 1 片 ispLSI1016 组成，运算器由 1 片 ispLSI1024 组成，设计新颖。5实验台上包括了 1 片系统编程芯片 ispLSI1032，学生可用它实现硬布线控制器。6该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU 组成与机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验。7电源部分采用模块电源，重量轻，具有抗电源对地短路能力。8采用自锁
3、紧累接接线方式，接线可靠。1二、TEC4 计算机组成原理实验系统的组成TEC4 计算机组成原理实验系统由下述六部分组成：1控制台2数据通路3控制器4用户自选器件试验区5时序电路6电源部分下面分别对各组成部分予以介绍。三、电源电源部分由一个模块电源、一个电源插座、一个电源开关和一个红色指示灯组成。电源模块通过四个螺栓安装在实验台下面。它输出+5V 电压，最大负载电流 3 安培，内置自恢复保险功能，具有抗+5V 对地短路能力。电源插座用于接交流 220 伏市电，插座内装有保险丝。电源开关用于接通或者断开交流220 伏市电。当电源模块输出+5V 时，点亮+5V 红色指示灯。四、时序发生器时序发生器产
4、生计算机模型所需的时序。时序电路由一个 1MHz 晶体振荡器、2 片 GAL22V10（U6 和 U7）组成，位于控制存储器的右边。根据本机设计，执行一条微指令需要 4 个时钟周期 T1、T2 、T3、T4，执行一条指令通常需要取指、送操作数、运算、写结果四个节拍，因此本机的基本时序如下：2图 1 基本时序图图中，MF 是晶体振荡器产生的 1MHz 基本时钟，T1、T2、T3、T4 是数据通路和控制器中各寄存器的时钟脉冲，印制板上已将它们和有关的寄存器连接。T1、T2、T3、T4 既供微程序控制器时使用，也供硬布线控制器使用。W1、W2、W3、W4 只供硬布线控制器作指令节拍信号使用。五、数据
5、通路数据通路的设计是 TEC4 计算机组成原理实验系统最有特色的部分。首先它采用了数据总线和指令总线双总线形式，使得流水实验能够实现。它还使用了大规模可编程器件作为运算器和寄存器堆，使得设计简单明了，可修改性强。数据通路位于实验系统中部。下图是数据通路总体图，下面介绍图中各主要部件的作用。3图 2 数据通路总体图1运算器 ALU运算器 ALU 由一片 ispLSI1024（U47）组成，在选择端 S2、S1、S0 控制下，对数据 A 和 B 进行加、减、与、直通、乘五种运算，功能如下：表 1 运算器功能表4进位 C 只在加法运算和减法运算时产生。加运算中，C 表示进位；减运算中，C 代表借位。
6、加、减运算产生的进位（借位）在 T4 的上升沿送入 C 寄存器保存。与、乘、直通操作不影响进位 C 的状态，即进位 C 保持不变。当 ALU_BUS = 1 时，运算结果送往数据总线 DBUS。加、减运算产生的进位（借位）C 与控制台的 C 指示灯相连。2DR1 和 DR2DR1 和 DR2 是运算操作数寄存器，DR1 和 ALU 的 B 数据口相连，DR2 和 ALU的 A 数据口相连。DR1 和 DR2 各由 2 片 74HC298（U23、U24、U21、U22）组成。U23 是 DR1 的低 4 位，U24 是 DR1 的高 4 位；U21 是 DR2 的低 4 位，U22 是 DR2
7、的高 4 位。当 M1=0 且 LDDR1=1 时，在 T3 的下降沿，DR1 接收来自寄存器堆 B端口的数据；当 M1=1 且 LDDR1=1 时，在 T3 的下降沿，DR1 接收来自数据总线DBUS 的数据。当 M2=0 且 LDDR2=1 时，在 T3 的下降沿，DR2 接收来自寄存器堆A 端口的数据；当 M2=1 且 LDDR2=1 时，在 T3 的下降沿，DR2 接收来自数据总线DBUS 的数据。3多端口通用寄存器堆 RF多端口通用寄存器堆 RF 由 1 片 ispLSI1016（U32）组成，它的功能和MC14580 类似。寄存器堆中包含 4 个 8 位寄存器（R0、R1、R2、R
8、3） ，有三个控制端口。其中两个端口控制读操作，一个端口控制写操作，三个端口可同时操作。RD1、RD0 选择从 A 端口读出的寄存器，RS1、RS0 选择从 B 端口读出的寄存器，WR1、WR0 选择被写入的寄存器。WRD 控制写操作。当 WRD=0 时，禁止写5操作；当 WRD=1 时，在 T2 的上升沿将来自 ER 寄存器的数据写入由 WR1、WR0 选中的寄存器。A 端口的数据直接送往操作数寄存器 DR2，B 端口的数据直接送往操作数寄存器 DR1。除此之外，B 端口的数据还通过 1 片 74HC244（U15）送往数据总线DBUS。当 RS_BUS#=0 时，允许 B 端口的数据送到数
9、据总线 DBUS 上；当RS_BUS#=1 时，禁止 B 端口的数据送到数据总线 DBUS。4暂存寄存器 ER暂存寄存器 ER（U14）是 1 片 74HC374，主要用于暂时保存运算器的运算结果。当 LDER=1 时，在 T4 的上升沿，将数据总线 DBUS 上的数据打入暂存寄存器ER。ER 的输出送往多端口通用寄存器堆 RF，作为写入数据使用。5开关寄存器 SW_BUS开关寄存器 SW_BUS（U38）是 1 片 74HC244，用于将控制台开关 SW7SW0的数据送往数据总线 DBUS。当 SW_BUS#=1 时，禁止开关 SW7SW0 的数据送往数据总线 DBUS；当 SW_BUS#=
10、0 时，允许开关 SW7SW0 的数据送往数据总线DBUS。6双端口存储器 RAM双端口存储器由一片 IDT7132（U36）及少量附加控制电路组成。IDT7132是 2048 字节的双端口静态随机存储器，本机实际使用 256 字节。IDT7132 两个端口可同时进行读、写操作。在本机中，左端口的数据连接总线 DBUS，可进行读、写操作，右端口数据和指令总线 INS 连接，输出到指令寄存器 IR，作为只读端口使用。存储器 IDT7132 有 6 个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端
11、口读、写操作。CEL#为左端口选择引脚，低有效，为高时禁止左端口操作；LRW 为高时，左端口进行读操作，LRW 为低时，左端口进行写操作；OEL#为低时，将左端口读出的数据放到数据总线 DBUS 上。CER#、RRW、OER#控制右端口读、写操作的方式与 CEL#、LRW、OER#控制左端口6读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。本机设计中，OER#已固定接地，RRW 固定接高电平，CER#由 CER 反相产生。当 CER=1 时，右端口读出数据，并放到指令总线 INS 上；当 CER=0 时，禁止右端口操作。左端口的 OEL#由 LRW 经反相产生，不需要
12、单独控制。当 CEL#=0且 LRW=1 时，左端口进行读操作；当 CEL#=0 且 LRW=0 时，在 T3 的上升沿开始进行写操作，将数据总线 DBUS 上的数据写入存储器。7地址寄存器 AR1 和 AR2 地址寄存器 AR1（U37）和 AR2（U27、U28）提供双端口存储器的地址。AR1是 1 片 GAL22V10，具有加 1 功能，提供双端口存储器左端口的地址。AR1 从数据总线 DBUS 接收数据。AR1 的控制信号是 LDAR1 和 AR1_INC。当 AR1_INC=1 时，在 T4 的上升沿，AR1 的值加 1；当 LDAR1=1 时，在 T4 的上升沿，将数据总线DBUS
13、 的数据打入地址寄存器 AR1。AR2 由 2 片 74HC298 组成，有两个数据输入端，一个来自程序计数器 PC，另一个来自数据总线 DBUS。AR2 的控制信号是LDAR2 和 M3。M3 选择数据来源，当 M3=1 时，选中数据总线 DBUS；当 M3=0 时，选中程序计数器 PC。LDAR2 控制何时接收地址，当 LDAR2=1 时，在 T2 的下降沿将选中的数据源上的数据打入 AR2。8程序计数器 PC、地址加法器 ALU2、地址缓存器 R4程序计数器 PC、地址加法器 ALU2、地址缓存器 R4 联合完成三种操作：PC加载，PC+1，PC+D。R4 是一个由 2 片 74HC29
14、8（U25、U26）构成的具有存储功能的两路选择器。当 M4=1 时，选中数据总线 DBUS；当 M4=0 时，从指令寄存器IR 低 4 位 IR0IR3 接收数据。当 LDR4=1 时，在 T2 的下降沿将选中的数据打入 R4。ALU2 由 1 片 GAL22V10（U17）构成，当 PC_ADD=1 时，完成 PC 和 IR 低4 位的相加，即 PC 加 D。程序计数器 PC 是 1 片 GAL22V10（U18） ，当 PC_INC=1时，完成 PC+1；当 PC_ADD=1 时，与 ALU2 一起完成 PC+D 的功能；当 LDPC=1 时，接收从 ALU2 和 R4 来的地址，实际是
15、接收来自数据总线 DBUS 地址，这些新的程序地址在 T4 的上升沿打入 PC 寄存器。9指令寄存器 IR7指令寄存器 IR 是一片 74HC374（U20） 。它的数据端从双端口存储器接收数据（指令） 。当 LDIR=1 时，在 T4 的上升沿将来自双端口存储器的指令打入指令寄存器 IR 保存。指令的操作码部分送往控制器译码，产生各种所需的控制信号。大多数情况下，指令的操作数部分应连到寄存器堆（用户自己连接） ，选择参与运算的寄存器。在某些情况下，指令的操作数部分也参与新的 PC 的计算。本实验系统设计了 12 条基本的机器指令，均为单字长（8 位）指令。指令功能及格式如下表所示。表 2 机
16、器指令格式指指 令令 格格 式式名名 称称助助 记记 符符功功 能能IR7 IR6 IR5 IR4IR3 IR2 IR1 IR0加法ADD Rd, RsRd+Rs-Rd 0 0 0 0 RS1 RS0 RD1 RD0减法SUB Rd, RsRd-Rs-Rd 0 0 0 1 RS1 RS0 RD1 RD0乘法MUL Rd, RsRd*Rs-Rd 0 0 1 0 RS1 RS0 RD1 RD0逻辑与AND Rd, RsRd 再将 K0(CEL#)拨到 1 位置，BUSYL 信号从低电平变为高电平。3. 先令 K0(CEL#)=0，K2(CER)=0，用示波器探头(逻辑笔)测试BUSYR 插孔，BUSYR 应为高电平。保持 K0(CEL#)不变，将K2(CER)拨动到 1 位置，示波器上(逻辑笔)的 BUSYR 信号也从高电平变为低电平; 再将 K2(CER)拨到 0 位置，BUSYL 信号
