《基本门电路》由会员分享，可在线阅读，更多相关《基本门电路（3页珍藏版）》请在金锄头文库上搜索。
1、基本门电路 一、实验目的一、实验目的 1.了解 TTL 门电路的原理、性能和使用方法； 2.掌握基本门电路逻辑功能； 3.熟悉基本运算单元、半加器和全加器的逻辑关系和功能。二、实验原理二、实验原理 在数字电路中，门电路是实现某种逻辑关系的最基本的单元，任何复杂的组合电路和时序 电路都可用逻辑门通过适当的组合连接而成。因此，掌握逻辑门的工作原理，熟练、灵活地使 用逻辑门，是学习数字电路的基础。本实验在数字学习机上进行，其各种逻辑电路都是由集成 TTL 门电路构成，逻辑关系用正逻辑分析。 1.与门 逻辑功能为当输入端 A 与 B 均为“1”时，输 出才为“1”，其逻辑函数式为 BAF 2.或门 逻
2、辑功能为当输入端 A 或 B 有一端为“1”时， 输出为“1”，其逻辑函数式为 BAF 3.异或门 其逻辑功能为当输入信号 A、B 相同时，输 出为“0”，当两个输入信号不同时，输出为“1”。 其逻辑函数式为 BABABAF4.半加器 半加器是求同一位上的两个加数和的运算单元。这个和称为半加和或本位和。逻辑表达式 为nnnnnnnBABABASnnnBAC 式中，分别表示两个加数在第 n 位上的数码，为本位和，为该位向高一位的进nAnB nS nC位。 5.全加器 全加器是在半加器的基础上，能够实现两 个加数的某一位加法运算全功能的逻辑电路。 它不仅能求本位和，而且可以同时将从低位来 的进位也
3、加进去。全加器电路由两个半加器和 一个或门构成，逻辑表达式为1 1 nnnnnCSCSS1 nnnnnCSBAC式中，表示全加和，表示低位全加器输nS1nC出的进位数，表示本位全加进位数，表示nC nS半加和。图 20-1 与门电路A BF&图 20-2 或门电路ABF&图 20-3 异或门电路A BF&图 20-4 有异或门的半加器&CnSnAn Bn=1图 20-5 全加器逻辑图An&=1BnCn-1=1CnSn三、实验内容与要求三、实验内容与要求 1.测试基本与、或、非、与非逻辑功能； 2.测试 74LS00(2 输入四与非门)与非门的逻辑功能及 74LS86(异或门)的逻辑功能；表 2
4、0-1 表 20-2A B A*B A B A+B0 00 11 01 13.用 74LS00 组成一个与门、或门、异或门(两个输入端，一个输出端)、同或门，或非门电路； 4.用 74LS86 与 74LS00 分别组成一个半加器与全加器电路；测试 74LS183 芯片逻辑功能，验证 上述全加器与 74LS183 芯片逻辑功能是否一致。表 20-3 全加器功能 A BCn-1Sn Cn0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 01 1 1四、实验设备四、实验设备 实验室提供的设备见表 20-4。 表 20-4 名称规格与型号数量 数字电子实验箱RTSD-6B1 台
5、与非门74LS002 片 异或门74LS861 片 全加器74LS1831 片注：芯片 74LS00、74LS86、74LS183 的引脚见附录二。五、实验报告要求五、实验报告要求 1.画出实验逻辑线路图； 2.写出实验要求中逻辑表达式及真值表。六、注意事项六、注意事项 1.使用 TTL 门电路时，一定要正确连接电源端和接地端； 2.禁止拔插学习机上的集成电路芯片； 3.实验前要认真预习实验内容及附录十一； 4.按实验指导书附录二中集成电路引脚图正确接线。芯片电源引脚不要接错，以免损坏芯片， 影响实验正常进行。七、思考题七、思考题 1.与非门中不用的输入端如何处理？ 2.如果与非门的一个输入端接时钟脉冲，其余输入端应是什么状态时才允许脉冲通过？ 3.TTL 集成电路电源的工作电压应接 V； 4.TTL 门电路的标准高电平是 V； 5.三态门电路的三种状态分别为： ， ， 。附：附：数字学习机的功能与结构图数码显示插座区显示灯 16 个ONOFFFUSE开关电阻区电容区脉冲给 定 16 个方波幅度频率调整芯 片 插 座 区L15L01K10K100K5V5VK15K0图 20-6 数字学习机功能与结构图
