《微型计算机原理答案》由会员分享,可在线阅读,更多相关《微型计算机原理答案(21页珍藏版)》请在金锄头文库上搜索。
1、微型机原理及接口技术参考答案微型机原理及接口技术参考答案第一章第一章 微型计算机系统慨论微型计算机系统慨论 一、选择填空题1.B 2.B 3.D 4.C 5.C 6.A 7.A 8.A 9.C 10.B 11.D 1分析:微处理器和微型计算机系统是微机三个层次的底层和最高层。3.分析:此题是求最小值,所以必定是负数,符号位为 1。补码负数的特点是数值位 对应的真值越小,其绝对值越大,即负得越多,真值越小。所以,由 4 个 1 和 4 个 0 组成的补码数中,真值最小的补码数为:10000111,即真值为:-121。4分析:在微程序控制器中,每条指令的操作步骤由执行一个微操作序列完成,每个 微操
2、作对应一条微指令。所以,A、B 均不合题意。5. 分析:计算机运算的“溢出”与操作数的存储格式(或表示方式)有关,只有 C 含 有题意。需要说明的是任何类型的数据,无论定点数还是浮点数,其存储格式一旦确 定,它所能表示的数值范围是有限的。6. 分析:程序计数器存放下一条要执行的指令的地址,而指令是预存在存储器中的, 所以它的位数取决于存储器的容量。7. 分析:有符号补码数的扩展,是用符号位充填高位,其真值保持不变。9. 分析:无论是具有还是不具有指令流水线结构的 CPU,其指令的执行时间主要取决 于 CPU 的时钟周期。10. 分析:程序设计语言有机器语言、汇编语言和高级语言三个层次。机器语言
3、和汇 编语言是面向机器的编程语言,统称为低级语言。高级语言不依赖于具体机器,它是 采用接近于习惯的自然语言和数学语言编写程序。机器语言程序是计算机能直接识别 和执行的程序,而汇编语言和高级语言程序则是计算机不能直接识别和执行的。需对 汇编语言和高级语言程序进行加工处理生成机器语言程序才能执行,这一加工处理过 程分别叫作汇编和编译。11分析:Cache 存储器常采用高速 SRAM,存取速度快,在 CPU 与内存间设置这样的 存储器可以保证 CPU 以尽可能快的速度与内存打交道。二、对错判断题1. 2. 3. 4. 1.分析:指令操作码需显式给出,但操作数可以是显式的也可以是隐含的。 4.分析:运
4、算和控制功能是任何微机处理器必不可少的功能。存储功能也是微机处理 器的功能之一,但不是必备的功能,如单片机有存储功能,高档微机 80486、80586 也含一定数量的 Cache 存储器具有存储功能。三、 填空题1 程序计数器、字节数、转移指令、调用指令、中断指令 分析:计算机每读一条指令,总是自动调整程序计数器到下一条指令的存放地址,只 有遇到控制转移类指令,才会改变指令的执行顺序。 2 数据传送与交换指令、算术与逻辑类指令、程序控制类指令 分析:一般计算机都包含数据传送与交换指令,算术与逻辑类指令,程序控制类指令, 输入/输出类指令和 CPU 控制类指令。但输入/输出类指令和 CPU 控制
5、类指令不是任何 计算机必有的,如采用存储器映象 I/O 编址方式的 CPU(如 MC6800/68020)可以没有 输入/输出类指令。而现代高档微机则具有更丰富的指令种类,如串操作指令、位操作 指令,甚至还包括与高级语言接口的指令。第二章第二章 存贮器存贮器 一、选择填空题 1.C 2.(B、C) 3.C 4.B 5.A 6.A 7.D 8.A 9.B 10.D 11.C 12.C 13.D 14.(B、C、A) 15.D 16.A 17.B 18.C3. 分析:1033 10243 2KBBB 由于,所以选 C。10111010122 223 24 22BBBBB 5. 分析:内存存放当前运
6、行的程序和数据,访问频率高于磁盘,C 和 D 不合题意;在采 用 Cache 和内存的存储体系结构中,CPU 总是先访问 Cache,只有未命中时才访问内 存,B 也不对。所以选 A。 6. 分析:虚拟存储器由存储器管理机制以及一个大容量的外在支持。它是在存储体系层 次结构基础上,通过存储器管理部件 MMU,在外存和主存之间进行虚拟地址和实地 址间的变换的。 7. 分析:EPROM 是紫外线可擦写可编程 ROM,可反复多次改写,所以 A 和 C 不正确; EPROM 的编程需外加编程电压,不能在线随机改写,因而 EPROM 不是随机读写存储器, 所以 B 也不正确。 8. 分析:内存由 ROM
7、 和 RAM 组成,答案 C 含硬盘容量不合题意;存储器总容量与实际装 机容量是不同概念,此题答案 B(16MB)为存储器总容量也不合题意。 9. 分析:外存是指磁盘、磁带等用作后备存储器的存储媒介,断电不丢失信息,其存取 速度要比内存慢,且外存信息须调入内存才可被 CPU 访问,所以 A、C、D 均不合题意。10. 分析:直接寻址的范围为:3224BGB二、对错判断题1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 2. 分析:80486 片内 Cache 写内存采用的是通写法,但写内存“未命中”时,只写内 存,而不写 Cache。 3.
8、分析:增加 Cache 的目的是为了解决 CPU 与主存储器的速度不匹配问题。 4. 分析:ROM 是只读存储器,其存储的内容在联机操作时只能读出,不能写入或被修 改。而输入/输出缓冲区的内容在输入/输出过程中是不断变化的。所以 ROM 不能 用作输入/输出缓冲区。5. 分析:ROM 和外存储器(磁盘、磁带等)即使电源关断,其内容也不会丢失,都是 非易失性的存储器。而随机存储器 RAM,一旦电源关断后,其内容就会马上丢失, 是易失性存储器。 6. 分析:动态 RAM 存储器为了减少芯片的引脚,往往采用地址复用的方式。此题,动态 RAM 芯片 MK4564 即采用地址复用的方式,其容量为,其 1
9、6 位地址分二641kb组(每组 8 位)由芯片的和信号选通送给芯片内部的地址寄存器。CASRAS7. 分析:微程序设计计算机常用 ROM 作控制存储器。但这并不是 ROM 的唯一用途。只 要是运行中固定不变的程序和数据都可使用 ROM 来存取,如引导程序、监控程序、 常数、表格等都可用 ROM 存放。 8. 分析:只读存储器的种类很多,有 ROM、PROM、EPROM 和 E2PROM 等。其中 ROM 是在 制造过程中一次性写入内容,用户只能读取数据;PROM 是由用户在使用前,一次性 写入内容,一旦写入也不能修改;但 EPROM 和 E2PROM 是可以被用户反复多次写入的, 只是不能在
10、工作过程中随机写入而已。 9. 分析:动态 RAM 存储器的优点是芯片集成度高,单个芯片的容量可以比静态 RAM 高 得多。另外,它的功耗也比静态存储器低的多。而静态存储器的显著优点是接口 简单,所以,当存储容量较小时一般使用静态存储器;而当在存储系统的容量较 大时,一般大于 16KB 宜选用动态 RAM 存储器。三、填空题 1. 存储器中每个独立地址所对应的存储空间,是计算机的基本存储器单元,一般 为一个字节 存储器所能容纳的最大二进制信息字节数 存储器单元对应一个字节数据的地址编号 2 触发器 电荷存储器件(或电容) 3 有电荷泄漏(或电容漏电) ,需定期补充电荷 集中式刷新 读写周 期后
11、刷新 隐含刷新 464 256 5READY Tw四、计算题 18086/8088CPU 的地址总线为 20 位,其最大寻址空间为 1MB,要将其内存扩大到 16MB,已超过了微处理器的地址线所能提供的最大寻址范围,此时,可采用多存储 器模块扩充寻址法。具体思想是:将存储器划分为 16 个 1MB 地址容量的存储器模块。每个模块仍由 20 位地址总线控制,而每个存储模块的选择,则由块选控制逻辑提 供的块选控制信号决定。访问某一单元时,必须经过二次译码:一次送出一个块选控制信号,选中该存储单 元所在的模块;二次译码选中该模块的存储单元,进行读写操作。对上述方法,要保证复位启动能正常工作的方法是设
12、置包含复位启动地址 FFF0HFFFFFH 在内的各模块的公共存储区作为常选区,并复位程序设置于常选区,从而确保复位启动时 能正常工作。 分析:扩充寻址还可利用存储器地址变换及管理单元(MMU)实现,其扩充寻址的原理是利 用 MMU 将来自 CPU 的 m 位地址变成 n 位(nm)地址。前者 m 位地址称为逻辑地址,后者 n位地址称为物理地址。变换方法是将逻辑地址的低位直接送入存储器,作为物理地址的低 位,而高位作为 MMU 内部映象表的输入;经过映象变换后,将扩充后的地址输出,用作物 理地址的高位。通过改变映象表,程序在不同时间可以访问不同的物理存储器模块。2解:所需要的芯片数=128 构
13、成内存的总位数 所用的存储器芯片的容量位数256KB 16KBi t8 256Bi t 16 1Bi t 16K1 位=1 位,所以,片内地址选择线为:14 根。142 每 8 个芯片为一组构成字节单元,所以,应分为:128/8=16 个芯片组3解:解:此题存储容量为:BDFFFHB2000H + 1 =C000H =48KB每个芯片容量=B = 16KB142根据已知地址空间和芯片画出 RAM 空间分配位图,如图 4.7 所示由对 RAM 空间分配位图分析可知,因给定存储地址空间起始地址不是 16KB 的整数倍,虽然 3 个芯片的容量已够,但仍需 4 片芯片。地址线设置可用:A19 A14
14、参与片选译码 A12 A0 用于选择片内存储单元但A13 因 0#、3#芯片地址不连续、既要用于片内地址选择,又要参与片选译码。具体方案可用门电路、也可用译码器芯片译码。而用译码器芯片时,译码方案也可多种。假定用 3-8 译码器对A15 A13 译码,用A19 A16 作译码器使能端,需注意的是在此种 情况下A13 仍需用作片内地址选择线。于是: 存储器连接如图 4.8 所示。填写内存的程序如下:MOV AX,0B200HMOV DS,AX ;给数据段寄存器赋初值MOV SI,0MOV CX,0C000H ;循环计数器赋初值MOV AL,0 AGAIN:MOV SI,AL ;给内存单元赋值IN
15、C SI ;指向下一存储单元INC AL ;AL 内容加 1,当(AL)=FFH 时,加 1 将自动归 0LOOP AGAINHLT 其他各位均正确,表明地址设置和译码电路是正确的,因此出现故障的原因可能是芯片 内部或外部数据总线的 D3 位存在故障(如断线等,使它恒为逻辑“1” ) 。4第三章第三章 I/OI/O 接口与总线接口与总线 一、选择填空题 1.D 2.B 3.C 4.(A、B) 5.C 6.B 7.(B、C、F)8.C 9.D 10.A 11.B 12.C 13.(A、B)14.A 1. 分析:HOLD 是总线保持输入,这个信号有效,表示请求 80X86 交出总线控制权。若 CP
16、U 响应 HOLD 请求,则表示 CPU 交出总线控制权。所以只有答案 D 正确。 4. 分析:输入时准备好的含义是指要输入的数据已稳定地存入数据缓存器中;输出时, 准备好则是指输出数据缓存器已被外设取空。 5. 分析:80X86 既可采用隔离 I/O 编址方式,也可采用存储器映象编址方式。 7. 分析:PC/XT 总线采用的是同步总线协定(READY 固定有效) ,基本总线周期由 4 个时 需插入 Tw,所以为存储器读写操作。 8. 分析:统一编址方式即为存储器映象编址方式,独立编址方式即为隔离 I/O 编址方式。9. 分析:用无条件传送时,状态寄存器也可以省去。二、对错判断题1. 2. 3. 4. 5. 6. 7. 8. 9. 1. 分析:计算机的速度与主频、