《数字逻辑电路课程设计》由会员分享，可在线阅读，更多相关《数字逻辑电路课程设计（13页珍藏版）》请在金锄头文库上搜索。
1、2006-2007 第二学期数字逻辑电路课程设计第二学期数字逻辑电路课程设计 （6.206.26）一、课程目的要求：一、课程目的要求：数字逻辑电路课程设计是计算机科学与技术专业的基础实验课程，属于专业基础课，为期一周，作为数字逻辑电路理论课程的后续课程，是理论教学的深化和补充，同时又具有较强的实践性，通过本课程设计教学所要达到的目的是：培养学生理论联系实际的设计思想，训练学生综合运用数字电路课程的理论知识的能力，训练学生应用 EDA 工具 EWB（Mulitsim） 、Xilinx ISE8.1.3进行实际数字系统设计与验证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。二、课程主要内容
2、：二、课程主要内容：本课程设计的主要内容是：由学生采用本课程设计的主要内容是：由学生采用 EWB、ISE8.1 等工具独立应该完等工具独立应该完成一个及一个以上设计题目的设计、仿真与测试。设计出一些简单的综合型系成一个及一个以上设计题目的设计、仿真与测试。设计出一些简单的综合型系统，统， 同时在条件许可的情况下，可开设部分研究型设计题目，其目的是利用先同时在条件许可的情况下，可开设部分研究型设计题目，其目的是利用先进的进的 EDAEDA 软件开发环境进行电路仿真，结合具体的题目，采用软、硬件结合的软件开发环境进行电路仿真，结合具体的题目，采用软、硬件结合的方式，进行复杂的数字电子系统设计。方式
3、，进行复杂的数字电子系统设计。课题课题 1 1、十进制算术运算器（简单、十进制算术运算器（简单 ALUALU）两位十进制数加法、两位十进制数加法、二位十进制乘法。两位十进制数加法、两位十进制数加法、二位十进制乘法。减法减法: :整体无进位整体无进位( (因为减法是变为补码的加法因为减法是变为补码的加法) )的结果是负数位间无进位的要进的结果是负数位间无进位的要进行减行减 6(6(实际为加上实际为加上 6 6 的补码的补码) )修正修正. .（要有控制端）（要有控制端）课题课题 2 2、交通控制器、交通控制器两个方向三色灯（红绿黄）两个方向三色灯（红绿黄） ，行人路灯。定时转换，设置时间、强制转
4、换，行人路灯。定时转换，设置时间、强制转换1 1东西方向为主干道，南北方向为副干道；东西方向为主干道，南北方向为副干道； 2 2主干道通行主干道通行 4040 秒后，若副干道无车，仍主干道通行，否则转换；秒后，若副干道无车，仍主干道通行，否则转换； 3 3换向时要有换向时要有 4 4 秒的黄灯期；秒的黄灯期； 4 4南北通行时间为南北通行时间为 2020 秒，到时间则转换，若未到时，但是南北方向已经无车，秒，到时间则转换，若未到时，但是南北方向已经无车，也要转换。也要转换。 5 5附加：用数码管显示计时。附加：用数码管显示计时。课题课题 3 3、数字频率计、数字频率计针对序列窄脉冲的频率针对序
5、列窄脉冲的频率( (周期周期) )的检测（的检测（TTLTTL 标准）标准）3 3 位十进制数频率计位十进制数频率计, ,测量范围测量范围 1MHZ1MHZ。显示。显示 溢出溢出 量程量程课题课题 4 4、智力竞赛抢答电路、智力竞赛抢答电路可有六个竞赛小组进行抢答，用可有六个竞赛小组进行抢答，用 LEDLED 显示抢答的组号，抢答成功后的倒计显示抢答的组号，抢答成功后的倒计时，声音和清零。时，声音和清零。课题课题 5 5、密码锁的设计与实现、密码锁的设计与实现包括密码设置、输入、检验、开锁、关锁、报警、显示。包括密码设置、输入、检验、开锁、关锁、报警、显示。课题课题 6 6、多进制转换（十、八
6、、十六）、多进制转换（十、八、十六）几种常用进制之间的转换，并要求用几种常用进制之间的转换，并要求用 LEDLED 输出。输出。课题课题 7 7、洗衣机等家电设备的智能化控制、洗衣机等家电设备的智能化控制定时、设备编码、控制、状态显示。定时、设备编码、控制、状态显示。课题课题 8 8、出租车里程计价表、出租车里程计价表能实现计费功能。计费标准自定（并能够预置）同时能够能实现计费功能。计费标准自定（并能够预置）同时能够 LEDLED 显示。显示。课题课题 9 9、序列信号检测器、序列信号检测器当连续的脉冲序列与预先设定的码一致时，显示某种标志当连续的脉冲序列与预先设定的码一致时，显示某种标志。课
7、题课题 1111、数字钟的设计、数字钟的设计6 6 个个 LEDLED 显示，校时、校分，设置闹钟等。显示，校时、校分，设置闹钟等。课题课题 1212、电子秒表、电子秒表计时精度计时精度 0.010.01 秒、秒、6 6 位位 LEDLED 显示、计数器最多显示、计数器最多 1 1 小时、设置复位与启动停小时、设置复位与启动停止开关。止开关。课题课题 1313、自动售货机控制系统的设计、自动售货机控制系统的设计设计一个自动售货机，它能够对货物信息的存取、硬币处理、余额计算和设计一个自动售货机，它能够对货物信息的存取、硬币处理、余额计算和显示等功能。显示等功能。课题课题 1414、电梯控制器的设
8、计、电梯控制器的设计设计一个设计一个 6 6 层楼的电梯控制器，考虑采用某种优先策略。层楼的电梯控制器，考虑采用某种优先策略。课题课题 1515、其他（自选课题）、其他（自选课题）三、教学方式：三、教学方式：1、设计课题学生自行选择，4 个人一组。2、课题无标准答案，望大家开动脑筋，发挥自己的主观能动性，不局限于题目的要求，考核成绩根据实做情况定成绩。3、采用 EWB 软件作为电路仿真工具，输入方式与显示结果均使用 EWB 中的部件实现。4、对设计完成较好的同学，可考虑采用 CPLD 软件来实现设计。四、主要教学参考书：四、主要教学参考书：电子技术基础实验与课程设计 高吉祥主编 电子工业出版社
9、 2002数字电路与逻辑设计 （第 3 版） ，王疏银编，高教出版社 2001数字电子技术基础第四版，阎石编，高教出版社 2000电子技术基础数字部分第 4 版 ，康华光编，高教出版社 2000CPLD 技术及其应用 ，宋万杰编，西安电子科技大学出版社 2002五、考核方式及要求：五、考核方式及要求：课程设计报告包括课程设计报告包括电子版电子版和和纸质版纸质版 优优：报告撰写好、有设计原理、仿真波形或结果分析、硬件验证效果好、课题完成 1 个及以上。 良：报告撰写较好、有设计原理、仿真波形或结果分析、硬件验证效果较好、课题完成 1 个。 中中：报告撰写一般、有设计原理、仿真波形或结果分析、硬件
10、验证功能基本实现、课题完成 1 个。 及格及格：报告撰写较差、有部分设计原理、仿真波形及结果分析、硬件验证功能基本实现、课题完成 1 个。 不及格不及格：报告撰写很差、没有设计原理、仿真波形或结果分析、硬件验证功能基本没有实现、课题完成 1 个及以下。课课程程设计报设计报告告课题课题：八位二：八位二进进制并行加法制并行加法器的器的实现实现成成员员：邵南南、凌：邵南南、凌华华娟娟报报告制作人：邵南南告制作人：邵南南南京南京师师范大学中北学院信息系范大学中北学院信息系计计算机科学与技算机科学与技术专术专业业 05（ （19）班）班2007 年年 7 月月一、课程设计内容及要求一、课程设计内容及要求
11、本次课程设计要求设计并实现一个由两个四位二进制并行加法器级联构成的八位二进制并行加法器，编程语言： VHDL二、系统总体设计（框图）二、系统总体设计（框图）输入两个八位二 进制数实行带进 位二进制加 法运算无低位进 位有低位进 位低四位直接相加， 高四位直接相加， 并显示高位进位结束开始低四位相加并将进 位加入高四位中， 再将高四位相加， 并显示高位进位显示运算 结果方案一：八位直接宽位加法器，它的速度较快，但十分耗费硬件资源，对于工业化设计是不合理的。方案二：由两个四位加法器组合八位加法器，其中四位加法器是四位二进制并行加法器，它的原理简单，资源利用率和进位速度方面都比较好。综合各方面的考虑
12、，决定采用方案二。四位二进制并行加法器和串行级联加法器占用几乎相同的资源。这样多位数加法器由四位二进制并行加法器级联构成是较好的折中选择。本实验中的八位二进制并行加法器即是由两个四位二进制并行设计两个四位二 进制并行加法器， 分别表示八位数 字中的低四位和 高四位以及其加 法（含进位）将两个四位二进 制并行加法器级 联成一个八位二 进制并行加法器加法器级联而成的。三、系统及模块设计与说明（行为设计）三、系统及模块设计与说明（行为设计）模块一：设计一个四位二进制并行加法器1，设计一个模块 w，定义 A、B、S、CIN 四个量，A、B 分别表示四位加数和被加数，S 表示两数之和（四位） ，CIN
13、表示两数相加所得到的进位。2，定义 AA(4 DOWNTO 0)CIN,A=A(3 DOWNTO 0), B=B(3 DOWNTO 0),S=S(3 DOWNTO 0), COUT=CARRY_OUT);U2:wPORT MAP(CIN=CARRY_OUT,A=A(7 DOWNTO 4),B=B(7 DOWNTO 4),S=S(7 DOWNTO 4),COUT=COUT);end Behavioral;五、不足与改进五、不足与改进这次的课程设计虽然完成的还算圆满，但也还是有遗憾的。因为本来我们选择的不是这个设计课题，但由于种种原因无法达到满意的结果从而采取另选课题这一折中的方法。由于时间的关系
14、没有办法继续之前的课题所以感到遗憾。我自认为不是一个遇到难题就只知道退缩的人，但还是无奈地放弃，希望以后尽可能避免这样的事情。就设计本身而言，由于对 VHDL 语言的不熟练和不了解，导致代码理解上花费了很多工夫，今后一定会加强联系，巩固和提升自我。另外，对于代码中的一处小错误，我明明知道哪里错却不是很会改，在这点上很佩服我的搭档凌华娟同学的能力，以后要向她学习。六、总结六、总结一周的数字电路程序设计，我掌握了系统的数字电子设计的方法，也知道了实验调试适配的具体操作方法。在设计过程中，我们遇到了各种问题，在老师的指导下和我们自己的努力，克服了各种问题，最后得到了成功。我们的程序虽然比较简单，但并
15、不表示不需要花费时间和精力。在此过程中，我们遇到过挫折，尝试过失败，也曾垂头丧气、一筹莫展，但最终还是克服了重重困难。最重要的是，我们通过这次课程设计，逐步熟悉了 VHDL 这门语言，实现了将自己的设计转化为实际的应用。但是也并不能说这次课程设计是完美的。我还是遇到了一些问题，发现还有很多东西需要学习，要想真正掌握这门学科并非易事。冰冻三尺非一日之寒，相信通过努力我一定会有进步。同时我也认识到，数字电路是一门深奥的学问，需要花许多时间和精力去钻研，要想学好数电，就必须多练习，多实践，才不至于在关键时刻手足无措。因此，为了踏踏实实走好每一步，攻克重重难关，为将来的学习打好基础，要不断弥补自己的不
16、足，使自己不断成长，更好的掌握这门学科。不仅如此，一个星期的时间，是对我意志和能力的考验。如何在如此短的时间里，把一个毫无头绪的任务尽力完成到最好，是我所面临的最大问题。找资料，分析修改，到处请教他人，寻求友善的帮助这些不仅使我的水平有了一定的提高，同时也磨练了我，告诉我遇到困难应怎样面对，这使我收益良多。总的来说,这次程序设计让我对自己目前的情况有了更清晰更深刻的认识.很感谢老师给我这次机会,让我认识到自己的不足。我会在以后的学习中努力完善自我，努力去适应计算机这门瞬息万变的学问。总之，这次设计使我掌握了很多有用的经验，也学到了很多在书本上学不到知识，定能为以后的学习和工作打下坚实的基础。附录：附录：参考资料：金西VHDL 与复杂数字系统设计M ；侯伯亨，顾新VHDL 硬件描述语言与数字逻辑电路设计 ；谭会生，瞿隧春EDA 技术综合应用实例与分析 ；王道宪CPLD/FPGA 可编程逻辑器件应用与开发 。
