二输入与非门的设计

《二输入与非门的设计》由会员分享，可在线阅读，更多相关《二输入与非门的设计（8页珍藏版）》请在金锄头文库上搜索。

1、CMOSCMOS 二输入与非门的设计二输入与非门的设计内容摘要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技 术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来 讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和 知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经 济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课 程设计将要运用 S-Edit、L-edit、以及 T-spice 等工具设计出 CMOS 二输入与 非门电路并生成 spice 文件再画出电路版

2、图。关键词CMOS 二输入与非门 电路设计仿真目目 录录1.概述12.CMOS 二输入与非门的设计准备工作12-1 .CMOS 二输入与非门的基本构成电路12-2.计算相关参数22-3.电路 spice 文件32-4.分析电路性质33、使用 L-Edit 绘制基本 CMOS 二输入与非门版图43-1.CMOS 二输入与非门设计的规则与布局布线4 3-2.CMOS 二输入与非门的版图绘制与实现54、总结65、参考文献61 1 概述概述本次课程设计将使用 S-Edit 画出 CMOS 二输入与非门电路的电路图，并 用 T-spice 生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相 关参数

3、、分析电路性质，在 W-edit 中使电路仿真图像，最后将电路图绘制 电路版图进行对比并且做出总结。2.CMOS2.CMOS 二输入与非门的设计准备工作二输入与非门的设计准备工作2-1 .CMOS 二输入与非门的基本构成电路使用 S-Edit 绘制的 CMOS 与非门电路如图 1。图 1 基本的 CMOS 二输入与非门电路12-2.计算相关参数所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再 根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的 设计方法。具体方法是：将与非门中的 VT3 和 VT4 的串联结构等效为反相器中 的 NMOS 晶体管，将并联的 VT

4、1、VT2 等效 PMOS 的宽长比(W/L)n 和(W/L)p 以后， 考虑到 VT3 和 VT4 是串联结构，为保持下降时间不变，VT3 和 VT4 的等线电阻 必须减小为一半，即他们的宽长比必须为反相器中的 NMOS 的宽长比增加一倍， 由此得到(W/L)VT3,VT4=2(W/L)N。 因为考虑到二输入与非门的输入端 INA 和 INB 只要有一个为低电平，与非 门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间， 要求 VT1 和 VT2 的宽长比与反相其中的 PMOS 相同，即(W/L)VT1,VT2=(W/L)P。 至此，根据得到的等效反向器的晶体管尺寸，就可以

5、直接获得与非门中各晶体 管的尺寸。 如下图所示为 tPHL 和 tPLH，分别为从高到低和从低到高的传输延时，通 过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值 50%这 一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成 一个有效的导通电阻 Reff，所驱动的负载电容是 CL。图 2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在：LeffCR69. 0这两个 Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量 tPHL 和 tPLH，可以提取相等的导通电阻。 由于不知道确定的 tPHL 和 tPLH，所以与非门中的

6、 NMOS 宽长比取 L-Edit 软件中设计规则文件 MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最 小长度值。22-3.电路 spice 文件根据 S-Edit 画出的CMOS 二输入与非门电路图，生成如下电路 spice 截图。Spice 文件2-4.分析电路性质根据数字电路知识可得二输入与非门输出。使用 W-Edit 对电路进ABF 行仿真后得到的结果如图 3 和图 4 所示。3图 3 图 4 基本的 CMOS 二输入与非门仿真结果（inA 是 inB 相位提前 100ns 波形）可以看到，仿真结果与理论基本符合。3、使用、使用 L-Edit 绘

7、制基本绘制基本 CMOS 二输入与非门版图二输入与非门版图在设计中采用 Tanner Pro 软件中的 L-Edit 组件设计 CMOS 二输入与非门 的版图，进而掌握 L-Edit 的基本功能和使用方法。 操作流程如下：进入 L-Edit建立新文件环境设定编辑组件绘 制多种图层形状设计规则检查修改对象设计规则检查电路转化 电路仿真。3-1.CMOS 二输入与非门设计的规则与布局布线 使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏 差可能带来的问题，尽可能地提高电路制备的成品率。设计的规则应考虑器件 在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差 等)

8、和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制， 主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小 值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。43-2.CMOS 二输入与非门的版图绘制与实现接下来按照电路图进行版图布线，布线时应注意设计规则，完成版图如下图：图 6 完成的基本 CMOS 二输入与非门版图54 4、总结、总结1）如果对版图设计的基本规则不熟悉，可以打开 DRC Setup，这里列出了 所有的设计规则，可学习和记忆其中的一些主要和常用的版图设计规则。 2）在进行版图设计规则检查时，应选择输出检查文件一项，版图设计中出 现的所有错误，都可以在该输出文件中列出，并标明出错的原因，与哪条规则 相违背，可打开规则进行对照，并在版图上进行相应的修改。 3）通过此次设计，我也认识到了自己所学知识的片面，不熟悉 CMOS 工艺 流程等等问题。尤其是对于重要参数宽长比的问题上求解了两天半的时间未能 解决，最终通过寻求指导老师的帮助才解决了问题。 4）一些保险设计比如共态导通保护电路，反向保护电路及吸收电容，负载 电容等，因为并非完整的芯片设计而省略，实际制作中针对这些问题必须对核 心器件进行保护。5、参考文献、参考文献模拟 CMOS 集成电路设计毕查德拉扎维 著，西安交通大学出版社，2003 年。 以及其他书籍工具。6