八路抢答器课程设计

《八路抢答器课程设计》由会员分享，可在线阅读，更多相关《八路抢答器课程设计（22页珍藏版）》请在金锄头文库上搜索。

1、1湖北文理学院八路智力竞赛抢答器的设计课程名称：八路智力竞赛抢答器系部名称：物电院专业名称：电子信息科学与技术班级名称：电科 1111小组 ：07设计人 ：朱大龙，杨庆月，张寅学号 ：2011111148，指导老师：吴学军设计时间：8-12 周2前言 3 设计功能要求 4 抢答器框架设计 5电路设计 61) 抢答电路设计 62) 定时电路设计 83) 报警电路设计 104) 时序控制电路设计 11主要芯片介绍 13 1) 74LS148 功能介绍 132) 74LS279 功能介绍 152) 74LS192 功能介绍 16仿真电路实验 181) 原理图 182) PCB 制图 19元件清单 2

2、0心得体会 21参考资料 223前 言随着电子技术的飞跃发展，社会发展步入了信息时代，随着信息时代对人才高素质和信息化的要求，随着高等教育发展的趋势，人们的生活水平提高，对精神文明生活的要求也跟着提高，这对电子领域提出了跟更高的要求。电子学是一门应用很广泛的科学技术，发展及其迅速。要想学好这门技术，首先是基础理论的系统学习，然后要技术训练，进而培养我们对理论联系实际的能力，设计电路的能力，实际操作的能力，以及培养正确处理数据、分析和综合实验结果、检查和排除故障的能力。同时也加深我们对电子产品的理解。智力抢答器的设计和测试作为此次课程设计的课题，我们采用一般意义上的设计方案，即采用集成芯片构成电

3、路。数字电路具有很多的有点：（1） 便于高度集成化。由于数字电路采用二进制，因此单元电路的结构简单，允许电路参数有较大的离散性，便于集成。（2） 工作可靠性高，抗干扰能力强。数字信号用二进制表示，数字电路的识别能力强。（3） 数字信息便于长期存放。（4） 数字电路集成产品多，通用性强，成本低。（5） 保密性好。数字信息容易进行加密处理，不易被窃取。4设计功能要求一、功能要求1、设计制作一个可容纳至 8 组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。2、给主持人设置一个控制开关，用来控制系统的清零和抢答的开始。3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按抢答按钮，编号立即

4、锁存，并在 LED 数码管上显示出选手的编号（07） ，同时扬声器给出音响提示。同时禁止其他选手抢答。4、抢答器具有定时抢答的功能，抢答时间设定为 30秒，当主持人按下开始按钮时，定时器立刻倒计时，并显示。选手在设定的时间内抢答有效。超过时间抢答无效，定时显示器显示 00。二、设计步骤与要求1、拟定电路的组成框图，要求能实现所有功能，使用的元器件少，成本低。2、设计并安装电路，要求布线整齐、美观，便于级联和调试。3、测试所设计抢答器的逻辑功能，满足各项功能要求。4、画出整机逻辑电路图。55、写出设计报告。抢答器框架设计定时抢答器的总体框图（如图 1.1）所示，它由主体电路和扩展电路两部分组成。

5、主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。图 1如图所示为总体方框图。工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布“开始 ”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时6间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。电路设计一、 抢答电路设计

6、设计电路如图 2 所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管） ；二是禁止其他选手按键，其按键操作无效。7图 2抢答器电路工作过程：开关 S 置于清除端时，RS 触发器的 R、S 端均为 0，4 个触发器输出置 0，使 74LS148 的优先编码工作标志端（图中 5 号端）0，使之处于工作状态。当开关 S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下 S5） ，74LS148 的输出经 RS 锁存后，CTR=1

7、,RBO(图中 4 端) =1,七段显示电路 74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR，使 74LS148 优先编码工作标志端（图中 5 号端），处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 此时由于仍为 CTR，使优先编码工作标志端（图中 5 号端），所以 74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将 S 开关重新置“清除”然后再进行下一轮抢答。74LS148 为 8 线3 线优先编码器，表 1 为其功能表。表 18二、 定时电路设计节目主持人根据抢答器的难易

8、程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器 74LS192 进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图 3。原理及设计：该部分主要由 555 定时器秒脉冲产生电路、十进制同步加减计数器 74LS192 减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。具体电路如图 3 所示。两块 74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。原理及设计：该部分主要由 555 定时器秒脉冲产生电路、十进制同步加减计数器 74LS192 减法计数电路、74LS48 译码电路和

9、 2 个 7 段数码管即相关电路组成。具体电路如图 3 所示。两块 74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号9图 3定时电路由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管 DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为 R1=15K，R2=68K，C=10uF，代入到上式中即得 ，即秒脉冲。10三、 报警电路设计由 555 芯

10、片构成多谐振荡电路 ,555 的输出信号再经三极管放大 ,从而推动扬声器发声。控制电路包括时序和报警两个电路 ,如图 4 所示。控制电路需具有以下几个功能。 主持人闭合开关扬声器发声 ,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,扬声器发声 ,抢答电路和计时电路停止工作; 抢答时间到 ,无人抢答 ,扬声器发声 ,抢答电路和计时电路停止工作图 4报警电路11四、 时序控制电路设计时序控制电路是抢答器设计的关键，它要完成以下三项功能。1) 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。2) 当参赛选手按动抢答按键时，扬声器发声，抢答电路和定时电

11、路停止工作。3）当设定的抢答时间到，无人抢答时，扬声器发声，定时和定时电路停止工作。根据上面的功能要求，设计的时序控制电路如（图 5）所示。图中，门 G1 的作用是控制时钟信号 CP 的放行与禁止，门 G2 的作用是控制 74LS148 的输人使能端 。图11、4 的工作原理是：主持人控制开关从清除位置拨到开始 位置时，来自于（图 2）中的 74LS279 的输出 1Q=0，经 G3 反相， A1，则时钟信号 CP 能够加到74LS192 的 CPD 时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为 1，门 G2 的输出 =0，使 74LS148 处于正常工作状态，

12、从而实现功能的要求。当选手在定时时间内按动抢答键时，1Q1，经 G3 反相， A0，封锁 CP 信号，定时器处于保持工作状态；同时，门 G2 的输出 =1，74LS148 处于禁止工作状态，从而实现功能的要求。当定时时间到时，则“定时到信号”为 0， =1， 74LS148 处于禁止工作状态，禁止选手进行抢答。同时， 门 G1 处于关门状态，封锁 CP 信号，使定时电路保持 00 状态不变，从而实现（功能 3）的要求。集成单稳触发器 74LS121 用于控制报警电路及发声的时间。12图 5（1）时序控制电路图 5（2）13主要芯片介绍1 优先编码器 74LS14874LS148 为 8 线3

13、线优先编码器，表 2 为其真值表，图 5 为其管脚图。图 674LS148 管脚14表 2真值表74LS148 工作原理如下：该编码器有 8 个信号输入端，3 个二进制码输出端。此外，电路还设置了输入使能端 EI，输出使能端 EO 和优先编码工作状态标志 GS。 当 EI=0 时，编码器工作；而当 EI=1 时，则不论 8 个输入端为何种状态，3 个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI 为 0，且至少有一个输入端有编码请求信号（逻辑150）时，优先编码工作状态标志 GS 为 0。表明编码器处于

14、工作状态，否则为 1。由功能表可知，在 8 个输入端均无低电平输入信号和只有输入 0 端（优先级别最低位）有低电平输入时，A2A1A0 均为 111，出现了输入条件不同而输出代码相同的情况，这可由 GS 的状态加以区别，当 GS1时，表示 8 个输入端均无低电平输入，此时A2A1A0=111 为非编码输出；GS0 时，A2A1A0=111表示响应输入 0 端为低电平时的输出代码（编码输出） 。EO 只有在 EI 为 0，且所有输入端都为 1 时，输出为0，它可与另一片同样器件的 EI 连接，以便组成更多输入端的优先编码器。 从功能表不难看出，输入优先级别的次为7，6，0。输入有效信号为低电平，

15、当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如 5为 0。且优先级别比它高的输入 6 和输入 7 均为 1 时，输出代码为 010，这就是优先编码器的工作原理2 锁存器 74LS279 原理： 在 74ls279 中，由于 4 回路中 2 回路置位端子为两个，所以使用其一时，整理两个置位输入作为 1 个使16用，或将另一个输入固定为“H”使用。另外，作为稍微变化 74LS279 的使用方法，也可将 3 组作为 RS 锁存器使用，剩余的 RS 锁存器作为 2 输入 NAND 门电路使用，复位输入例如管脚固定为”L”时其输入为”H”，所以可构成将