学习情境八 并行通信与串行通信

《学习情境八 并行通信与串行通信》由会员分享，可在线阅读，更多相关《学习情境八 并行通信与串行通信（28页珍藏版）》请在金锄头文库上搜索。

1、学习情境八 并行通信与串行通信 情境导入：情境导入： 串并口是输入、输出接线插座的俗称，如图 9-0 所示，它位于主板上。连接打印机可 用并行输出口，与其他电脑实施通讯都要用串行输入输出口。并口多为 25 孔阴插座，串口 是 9 针或 25 针阳插座。 串口的出现是在 1980 年前后，数据传输率是 115kbps230kbps，串口一般用来连接鼠 标和外置 Modem 以及老式摄像头和写字板等设备，目前部分新主板已开始取消该接口。 并口的数据传输率比串口快 8 倍，标准并口的数据传输率为 1Mbps，一般用来连接打 印机、扫描仪等。所以并口又被称为打印口。并口采用 25 针的双排插口，除最普

2、遍的应用 于打印机以外，还可用于连接扫描仪、ZIP 驱动器甚至外置网卡、磁带机以及某些扩展硬 盘等设备。图 9-0 串并口 学习导航：学习导航： 本章主要介绍并行通信、串行通信的基本概念、相关知识，并详细介绍常用并行接口 芯片 8255 和串行通信接口芯片 8251 的编程结构及编程特点。单元一 并行通信与并行接口 知识目标：知识目标：掌握并行通信的基本概念，掌握可编程并行接口芯片 8255A 的编程结构、工 作方式、引脚信号和控制字格式及用法。 技能目标：技能目标：能分析和设计由 8255A 组成的简单实用电路，包括硬件逻辑和软件编程。 一、并行通信 计算机与外部设备之间或计算机与计算机之间

3、的信息交换被为通信。CPU 与外设的基 本通信方式有并行通信和串行通信两种。 并行通信是指数据以字节或字为单位在多根传输线上同时进行传输，即 n 位数据用 n 条线同时传输的机制。串行通信是指数据在一根传输线上一位一位地顺序传输的机制。和 串行通信相比，并行通信具有传输速度快、可靠性高的特点，但在进行远距离传输时，线 路的投资大。因此，并行通信常用于速度要求高、传输距离短的场合，如 PC 系统总线、 高速外设 IO 总线、芯片内部总线等。而串行传输可大大降低通信线路的成本，但传输 速率较低、可靠性较差，主要用于远距离传输和通信，比如各种网络通信、无线通信等。 二、并行接口 并行接口就是能够进行

4、并行数据传输、位于 CPU 和外部设备之间、起到数据缓冲和匹 配作用的接口电路。并行通信接口与外设之间的数据传输是并行的，它与系统总线之间的数据传输也是并行的。一个通用的并行通信接口可以设计为输入接口，也可以设计为输出 接口，还可以设计为输入输出双向接口。例如，在计算机系统中连接卡片读入机的接口是 单向输入接口，连接打印机的接口是单向输出接口，连接磁盘驱动器的接口就是双向接口。 既作为输入又作为输出的接口可以用两种方法实现，一种是利用同一个接口中的两个通路， 一个作输入通路，个作输出退路；另一种是用一个双向通路，既作为输入又作为输出。图 9-1 并行接口与外设连接的示意图一个典型的并行接口和外

5、设连接的示意图如图 9-1 所示。从图中可以看出，在并行 接口内部跟所有的接口一样，包含三类信息，即数据信息、状态信息和控制信息。这些信 息分别放在不同端口的寄存器中。 1.并行接口的组成 一个并行接口电路通常由输入缓冲寄存器、输出缓冲寄存器、状态寄存器和控制寄存 器组成。 （1）输入缓冲寄存器 输入缓冲寄存器主要负责接收外设送来的数据以供 CPU 读取， CPU 通过读操作指令 IN 执行读操作。 （2）输出缓冲寄存器 输出缓冲寄存器负责接收从 CPU 送来的数据，如果外设处于 空闲状态，则从输出缓冲寄存器取走数据，接口通知 CPU 进行下一次输出操作。 （3）控制寄存器 负责接收从 CPU

6、 送来的各类控制命令，以控制外设的运行。 （4）状态寄存器 用来存放外设运行的状态供 CPU 查询，进而控制外设的工作。 2. 并行接口的工作原理 在输入过程中，外设首先把数据送到外设与接口的数据输入线上，并使“数据输入准 备好”状态线成为高电平。接口把数据接收到数据输入缓冲寄存器的同时，使“数据输入 应答”线变为高电平，作为对外设的响应。外设接到此信号，撤销数据和“数据输入准备 好”信号。数据到达接口中后，接口会在状态寄存器中设置“输入准备好”状态位，以便 CPU 对其进行查询，也可以在此时向 CPU 发出个中断请求。所以，CPU 既可以用软件 查询方式，也可以用中断方式来设法读取接口中的数

7、据。CPU 从并行接口中读取数据后， 接口会自动清除状态寄存器中的“输入准备好”状态位，并且使数据总线处于高阻状态， 以便外设输入下一个数据。 在输出过程中，当外设从接口取走一个数据后，接口会将状态寄存器中的“输出准备 好”状态位置 1，表示 CPU 当前可以往接口输出数据，此时，接口也可以向 CPU 发一个 中断请求。所以，CPU 既可以用软件查询方式，也可以用中断方式设法往接口中输出一个 数据。当 CPU 输出的数据到达接口的输出缓冲寄存器中后，接口会自动清除“输出准备好”状态位，并且将数据送往外设，同时，接口往外设发送一个“启动信号”来启动外设接收 数据。外设被启动后，开始接收数据，并往

8、接口发一个“数据输出回答”信号。接口收到 此信号，便将状态寄存器中的“输出准备好”状态位重新置 1，以便则输出下一个数据。三、可编程并行接口芯片 8255A8255A 是 Intel 公司生产的可编程并行 IO 接口芯片，有 3 个 8 位并行 IO 接口，具 有 3 个通道 3 种工作方式的可编程并行接口芯片(40 引脚)。其各接口功能可由软件选择， 使用灵活、通用性强。8255A 可作为单片机与多种外设连接时的中间接口电路。 （一）8255A 的内部结构 8255A 的内部结构如图 92 所示主要包括以下几个部分： 1三个数据端口 A，B，C 这三个端口均可看作是 I/O 口，但它们的结构

9、和功能也稍有不同。 A 口：独立的 8 位 I/O 口，它的内部有对数据输入/输出的锁存功能。 B 口：独立的 8 位 I/O 口，仅对输出数据的锁存功能。 C 口：可以看作是一个独立的 8 位 I/O 口；也可以看作是两个独立的 4 位 I/O 口。也 是仅对输出数据进行锁存。图 9-2 8255A 的编程结构2A 组和 B 组的控制电路 这是两组根据 CPU 命令控制 8255A 工作方式的电路，这些控制电路内部设有控制寄 存器，可以根据 CPU 送来的编程命令来控制 8255A 的工作方式，也可以根据编程命令来 对 C 口的指定位进行置/复位的操作。 A 组控制电路用来控制 A 口及 C

10、 口的高 4 位； B 组控制电路用来控制 B 口及 C 口的低 4 位。 3数据总线缓冲器 8 位的双向的三态缓冲器。作为 8255A 与系统总线连接的界面，输入/输出的数据， CPU 的编程命令以及外设通过 8255A 传送的工作状态等信息，都是通过它来传输的。4读/写控制逻辑读/写控制逻辑电路负责管理 8255A 的数据传输过程。它接收片选信号及系统读信CS号、写信号、复位信号 RESET，还有来自系统地址总线的口地址选择信号 A0 和RDWRA1。 （二）8255A 的引脚功能 8255A 的引脚信号可以分为两组：一组是面向 CPU 的信号，一组是面向外设的信号。 如图 9-3 所示。

11、图 9-3 8255A 的外部引脚1面向 CPU 的引脚信号及功能 D0-D7：8 位双向三态数据线，用来与系统数据总线相连。 RESET：复位输入信号，高电平有效，用来清除 8255A 的内部寄存器，并置 A 口，B 口，C 口均为输入方式。：片选，输入，用来决定芯片是否被选中。CS：读信号，输入，控制 8255A 将数据或状态信息送给 CPU。RD：写信号，输入，控制 CPU 将数据或控制信息送到 8255A。WRA1，AO：内部端口地址的选择，输入。这两个引脚上的信号组合决定对 8255A 内部的哪一个口或寄存器进行操作。8255A 内部共有 4 个端口：A 口，B 口，C 口和控制口。

12、，A1，A0 这几个信号的组合决定了 8255A 的所有具体操作，如表 9-1 所CSRDWR示。 表 9-1 8255A 的操作功能表A1 A0CSRDWR操 作数 据 传 送 方 式0 0 1 0 0读 A 口A 口数据 数据总线0 0 1 0 1读 B 口B 口数据 数据总线0 0 1 1 0读 C 口C 口数据 数据总线0 1 0 0 0写 A 口数据总线数据 A 口0 1 0 0 1写 B 口数据总线数据 B 口0 1 0 1 0写 C 口数据总线数据 C 口0 1 0 1 1写控制口数据总线数据 控制口2面向外设的引脚信号及功能 PA0PA7：A 组数据信号，用来连接外设进行并行数

13、据传送。 PB0PB7：B 组数据信号，用来连接外设进行并行数据传送。 PC0PC7：C 组数据信号，用来连接外设或者作为 A 口、B 口的控制信号。 （三）8255A 的工作方式 8255A 有三种工作方式，用户可以通过编程来设置。 方式 0 简单输入/输出，查询方式；A，B，C 三个端口均可。 方式 1 选通输入/输出，中断方式；A ，B，两个端口均可。图 9-4 8255A 三个 I/O 端口的排列示意图方式 2 双向输入/输出，中断方式。只有 A 端口才有。工作方式的选择可通过向控制端口写入控制字来实现。 在不同的工作方式下，8255A 三个输入/输出端口的排列示意图如图 9-4 所示

14、。 1方式 0 方式 0 是一种简单的输入/输出方式，不需要应答联络信号，可用 A，B，C 三个口的 任一位充当查询信号，其余 I/O 口仍可作为独立的端口和外设相连。 工作方式 0 又称为基本输人输出方式。在此方式下，8255 的 3 个接口(A、B 和 C 口)24 条线全部规定为数据的输入输出线。A 接口的 8 条线(PA0PA7)、B 接口的 8 条线 （PB0PB7)、C 接口的高 4 位(PC4 一 PC7)和 C 接口的低 4 位(PC0PC3)可用程序分别 规定它们的输入输出方向。 当以工作方式 0 输入时，外设先将数据送到 8255A 的某个端口，CPU 执行一条输入指 令，

15、读有效，将该端口的数据送入 CPU。当以工作方式 0 输出时，CPU 执行一条输出指令， 写有效，将数据送到 8255A 的某个端口，然后由外设取走。工作方式 0 适合于数据的无条 件传送，也可以人为指定某些位作为状态信息线，进行查询式传送。 2方式 1 方式 1 是一种选通 I/O 方式，A 口和 B 口仍作为两个独立的 8 位 I/O 数据通道，可单 独连接外设，通过编程分别设置它们为输入或输出。而 C 口则要有 6 位(分成两个 3 位)分 别作为 A 口和 B 口的应答联络线，其余 2 位仍可工作在方式 0，可通过编程设置为输入或 输出。 (1) 方式 1 的输入组态和应答信号的功能

16、图 9-5 给出了 8255A 的 A 口和 B 口方式 1 的输入组态。图 9-5 方式 1 输入组态C 口的 PC3PC5 用作 A 口的应答联络线，PC0PC2 则作用 B 口的应答联络线， PC6PC7 则可作为方式 0 使用。 应答联络线的功能如下：数据输入选通信号，低电平有效，它是内外设送给 8255A 的。该信号有效表示STB外设已将输入数据准备好，并放入 8255A 的输入数据缓冲器中。 IBF：输入缓冲器满信号。高电平有效，它是 8255A 输出的一个状态信号。IBF 有效 时表示 8255A 的相应端口已经接收到输入数据，但尚未被 CPU 取走，输入缓冲器已满。 该信号一力面可供 CPU 查询用，只一方面送给外设，阻止外设发送新的数据。IBF 由信号置位，由读信号的后沿将其复位。即