嵌入式微处理器介绍

《嵌入式微处理器介绍》由会员分享，可在线阅读，更多相关《嵌入式微处理器介绍（15页珍藏版）》请在金锄头文库上搜索。

1、S3C2440A 嵌入式微处理器嵌入式微处理器1.1 S3C2440A 处理器简介S3C2440A 是著名的半导体公司 SAMSUNG 推出的一款 16/32 位 RISC 微处 理器，它为手持设备和一般类型的应用提供了低价格、低功耗、高性能微控制 器的解决方案。1.1.1 S3C2440A 主要片上功能1.2V 内核供电, 1.8V/2.5V/3.3V 存储器供电，3.3V 外部 I/O 供电具备 16KB 的 I-Cache 和 16KB DCache/MMU。 外部存储控制器(SDRAM 控制和片选逻辑) LCD 控制器（最大支持 4K 色 STN 和 256K 色 TFT）提供 1 通

2、道 LCD 专 用 DMA 。 4 通道 DMA 并有外部请求引脚。 3 通道 UART(IrDA1.0, 64 字节 Tx FIFO，和 64 字节 Rx FIFO)。 2 通道 SPI。 1 通道 IIC-BUS 接口（多主支持） 。 1 通道 IIS-BUS 音频编解码器接口。AC97 解码器接口兼容 SD 主接口协议 1.0 版和 MMC 卡协议 2.11 兼容版。 2 端口 USB 主机/1 端口 USB 设备（1.1 版） 4 通道 PWM 定时器和 1 通道内部定时器/看门狗定时器 8 通道 10 比特 ADC 和触摸屏接口 具有日历功能的 RTC 相机接口（最大 4096409

3、6 像素的投入支持。20482048 像素的投入， 支持缩放） 130 个通用 I/O 口和 24 通道外部中断源。 具有普通，慢速，空闲和掉电模式。 具有 PLL 片上时钟发生器1.1.2 S3C2440A 主要特性1.1.2.1 体系结构为手持设备和通用嵌入式应用提供片上系统解决方案。 16/32 位 RISC 体系结构和 ARM920T 内核强大的指令集 。 加强的 ARM 体系结构 MMU 用于支持 WinCE，EPOC 32 和 Linux。 采用高速指令 I-Cache，高速数据 D-Cache，写缓冲器和物理地址 TAG RAM 以减少主存带宽和响应速度带来的影响。 采用 ARM

4、920T CPU 内核支持 ARM 调试体系结构。 内部高级微控制总线（AMBA）体系结构(AMBA2.0，AHB/APB)。1.1.2.2 系统管理器支持大/小端方式。 支持高速总线模式和异步总线模式。 寻址空间：每 bank 128M 字节（总共 1G 字节） 。 支持可编程的每 bank 8/16/32 位数据总线带宽。 从 bank0 到 bank 6 都采用固定的 bank 起始寻址。 bank7 具有可编程的 bank 的起始地址和大小。 8 个存储器 bank：其中 6 个适用于 ROM,SRAM,和其他；另外 2 个适用于 ROM/SRAM 和同步 DRAM。 所有的存储器 b

5、ank 都具有可编程的操作周期。 支持外部等待信号延长总线周期。 支持掉电时的 SDRAM 自刷新模式。 支持各种型号的 ROM 引导（NOR/NAND Flash，EEPROM，或其他） 。 NAND Flash 启动引导 支持从 NAND flash 存储器的启动。 采用 4KB 内部缓冲器进行启动引导。 支持启动之后 NAND 存储器仍然作为外部存储器使用。 支持先进的 NAND flash。1.1.2.3 Cache 缓存 64 项全相连模式，采用 I-Cache(16KB)和 D-Cache(16KB)。 每行 8 字长度，其中每行带有一个有效位和两个 dirty 位。 伪随机数或轮

6、转循环替换算法位。 采用写通式（write-through）或写回式（write-back）cache 操作来更新主存 储器。 写缓冲器可以保存 16 个字的数据和 4 个地址。1.1.2.4 时钟和电源管理 片上 MPLL（Phase-Locked Loop ）和 UPLL：采用 UPLL 产生操作 USB 主机/设备的时钟；MPLL 产生最大 400MHZ 1.3V 操作 MCU 所需要的时钟。 通过软件可以有选择性的为每个功能模块提供时钟。 电源模式：正常，慢速，空闲和掉电模式。 正常模式：正常运行模式 慢速模式：不加 PLL 的低时钟频率模式。 空闲模式：只停止 CPU 的时钟。 掉电

7、模式：所有外设和内核的电源都切断了。 可以通过 EINT15:0或 RTC 报警中断来从掉电模式中唤醒处理器。1.1.2.5 中断控制器 60 个中断源（1 个看门狗定时器，5 个定时器，9 个 UARTs，24 个外部中 断，4 个 DMA,2 个 RTC,2 个 ADC,1 个 IIC,2 个 SPI,1 个 SDI,2 个 USB,1 个 LCD,和 1 个电池故障，1 个 NAND 和 2 个 Camera), 1 AC97 音频 电平/边沿触发模式的外部中断源 可编程的边沿/ 电平触发极性 支持为紧急中断请求提供快速中断服务1.1.2.6 PWM 定时器 4 通道 16 位具有 PW

8、M 功能的定时器，1 通道 16 位内部定时器，可基于 DMA 或中断工作。 可编程的占空比周期，频率和极性。 能产生死区 支持外部时钟源1.1.2.7 RTC 全面的时钟特性：秒、分、时、日期，星期，月和年； 32.768KHz 工作 具有报警中断 具有节拍中断1.1.2.8 GPIO 通用 I/O 口 24 个外部中断端口 130 个多功能输入/输出端口1.1.2.9 DMA 控制器 4 通道的 DMA 控制器； 支持存储器到存储器，IO 到存储器，存储器到 IO 和 IO 到 IO 的传输 采用触发传输模式来加快传输速率1.1.2.10 LCD 控制器 支持 3 种类型的 STN LCD

9、 显示屏：4 位双扫描，4 位单扫描，8 位单扫描 显示类型 支持单色模式、4 级、16 级灰度 STN LCD、256 色和 4096 色 STN LCD 支持多种不同尺寸的液晶屏：LCD 实际尺寸的典型值是：640480，320240，160160 及其他.；最大虚拟屏幕大小是 4M 字节；256 色模式下支持的最大虚拟屏是：40961024，20482048，10244096 等 支持彩色 TFT 的 1，2，4 或 8bbp(像素每位)调色显示 支持 16，24bbp 无调色真彩显示 TFT 在 24bbp 模式下支持最大 16M 色 TFT LPC3600 定时控制器，为嵌入式 LT

10、S350Q1-PD1/2（SAMSUNG 3.5“ Portrait/256kcolor/Reflective a-Si TFT LCD） LPC3600 定时控制器，为嵌入式 LTS350Q1-PE1/2（SAMSUNG 3.5” Portrait / 256K 色/Transflective a-Si TFT LCD） 支持多种不同尺寸的液晶屏：典型实屏尺寸：640480，320240，160160 及其他；最大虚拟屏大小 4M 字节；64K 色彩模式下最大的虚拟屏尺寸为 20481024 及其他。1.1.2.11 串行异步收发器 UART 3 通道 UART，可以基于 DMA 模式或中断

11、模式工作支持 5 位，6 位，7 位或者 8 位串行数据发送/接收 支持外部时钟作为 UART 的运行时钟 （UEXTCLK ） 可编程的波特率 支持 IrDA1.0 具有测试用的还回模式 每个通道都具有内部 64 字节的发送 FIFO 和 64 字节的接收 FIFO。1.1.2.12 A/D 转换和触摸屏接口 8 通道多路复用 ADC 最大 500KSPS/10 位精度 内部 TFT 直接触摸屏接口1.1.2.13 看门狗定时器 16 位看门狗定时器 在定时器溢出时发生中断请求或系统复位1.1.2.14 I2C 总线接口 1 通道多主机 I2C 总线 标准模式下数据传输速度可达 100kbi

12、t/s，快速模式下可达到 400kbit/s。1.1.2.15 IIS 总线接口 1 通道音频 IIS 总线接口，可基于 DMA 方式工作 串行，每通道 8/16 位数据传输 发送和接收具备 128 字节（64 字节加 64 字节）FIFO 支持 IIS 格式和 MSB-justified 数据格式1.1.2.16 AC97 音频解码器接口 支援 16 位采样 1-ch 立体声 PCM 输入/1-ch 立体声 PCM 输出 1-ch MIC 输入1.1.2.17 USB host 接口 2 个 USB 主设备接口 兼容 OHCI Rev.1.0 标准 兼容 USB1.1 标准1.1.2.18

13、USB 从设备接口 1 个 USB 从设备接口 具备 5 个 Endpoint 兼容 USB ver1.1 标准1.1.2.19 SD 接口 支持正常、中断和 DMA 数据传输模式（字节，半字节，文字传输） DMA burst4 接入支持（只支持字传输） 兼容 SD 存储卡协议 1.0兼容 SDIO 卡协议 1.0 发送和接收具有 64 字节 FIFO 兼容 MMC 卡协议 2.111.1.2.20 SPI 接口 兼容 2 通道 SPI 协议 2.11 发送和接收具有 28 位的移位寄存器 支持 DMA 和中断模式1.1.2.21 摄像头接口 支持 ITU-R BT 601/656 8-bit

14、 模式; 具有 DZI (数字变焦)能力; 具有极性可编程视频同步信号; 最大值支持 4096 x 4096 像素输入(支持 20482048 像素输入缩放) ; 镜头旋转（x 轴，y 轴，和 180旋转） 相机输出格式（16/24 位 RGB 与 YCBCR 4:2:0/4:2:2 格式）;1.1.2.22 工作电压与频率 内核：300MHz 时 1.20V；400MHz 时 1.3V 内存：支持 1.8v / 2.5v/3.0v/3.3v 输入/输出：3.3v Fclk 最高达 400MHz Hclk 最高达 136MHz Pclk 最高达 68MHz1.1.3 S3C2440A 系统结构

15、与封装形式主要由两大部分构成： ARM920T 内核 片内外设。 封装形式： 289-FBGA（Fine-Pitch Ball Grid Array） 细间距球栅阵列封装， （通常称作 CSP Chip Scale Package )是一种在 底部有焊球的面阵引脚结构，使封装所需的安装面积接近于芯片尺寸。 1.2 ARM920T 处理器核1.2.1 ARM9TDMI 内核的编程模型ARM9TDMI 实现的是 ARM 体系结构 v4T 版本 在编码上兼容 ARM7TDMI,但有以下两点不同 ARM9TDMI 实现了基址恢复数据中止模型,不同 ARM7TDMI 的基赴更新 数据中止模型。 ARM9

16、TDMI 完全实现了体系结构 v4 和 v4T 中加到 ARM（32 位）指令集 上的指令扩展空间。 ARM9TDMI 采用哈佛体系结构，实现了 5 级流水线。1.2.2 ARM920T 处理器的编程模型ARM920T 是 ARM9TDMI 内核加上 Cache 和 MMU。 ARM920T 的编程模型由 ARM9TDMI 内核的编程模型构成并有如下增加 和修改： （1）ARM920T 加入了 2 个协处理器 CP14，允许软件访问调试通信通道。 CP15，系统控制协处理器，提供了一些附加寄存器用于配置和控制 Cache、MMU、保护系统、时钟模式、和其他 ARM920T 的系统选项，如大端 或小端操作。（2）ARM920T 还特有一个外部协处理器接口，允许在同一个芯片上附加 紧耦合的协处理器，例如一个浮点单元。 （3）对于取指令以及数据加载和存储操作产生的存诸器访问可以被 Cache 缓冲。 （4）当访存操作引起 TLB 未命中时， ARM920T 的 MMU 可以自动访问 由操作系统建立在主存中的页