《电子技术课程设计---智力竞赛抢答器电路设计》由会员分享，可在线阅读，更多相关《电子技术课程设计---智力竞赛抢答器电路设计（13页珍藏版）》请在金锄头文库上搜索。
1、电子技术课程设计电子技术课程设计（自动化（自动化 10 级）级） 智力竞赛抢答器电路设计智力竞赛抢答器电路设计学生姓名学生姓名 学学 号号 院院 系系 工学院电气与信息工程系工学院电气与信息工程系 专专 业业 自动化自动化 指导教师指导教师 填写日期填写日期 2012-06-28 ii目录目录1.设计任务与要求.32.元器件介绍.32.1主要元器件介绍.32.2其他元器件介绍.83.硬件电路各环节设计.93.1抢答器部分.93.2计时器部分.94.整体电路仿真及实物制作.125.总结与体会.126.致谢.133一、设计任务与要求：一、设计任务与要求：任务：设计一个 8 路智力竞赛定时抢答器。要
2、求：可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 I0I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是 S0S7。给节目主持人设置一个控制开关 S，用来控制系统的清零和抢答的开始。抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在 LED 数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。抢答器具有定时抢答功能，且一次抢答的时间为 20 秒，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示。参赛选手在设定的时
3、间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。如果定时抢答的时间已到，却没有选手抢答时，则本次抢答无效，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示 00。二、元器件介绍：二、元器件介绍：2.1 主要芯片介绍：主要芯片介绍：（1）74LS373 为三态输出的八 D 透明锁存器， 当三态允许控制端 OE 为低电平时，Q0Q7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被
4、锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。474LS373（2）74LS148 为 8 线3 线优先编码器，74LS148 工作原理如下： 该编码器有 8 个信号输入端，3 个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端 EO 和优先编码工作状态标志 GS。 当 EI=0 时，编码器工作；而当 EI=1 时，则不论 8 个输入端为何种状态，3 个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当 EI 为 0，且至少有一个输入端有编
5、码请求信号（逻辑 0）时，优先编码工作状态标志 GS 为 0。表明编码器处于工作状态，否则为 1。由功能表可知，在 8 个输入端均无低电平输入信号和只有输入 0 端（优先级别最低位）有低电平输入时，A2A1A0 均为 111，出现了输入条件不同而输出代码相同的情况，这可由GS 的状态加以区别，当 GS1 时，表示 8 个输入端均无低电平输入，此时 A2A1A0=111 为非编码输出；GS0 时，A2A1A0=111 表示响应输入 0 端为低电平时的输出代码（编码输出） 。EO 只有在 EI 为 0，且所有输入端都为 1 时，输出为 0，它可与另一片同样器件的 EI 连接，以便组成更多输入端的优
6、先编码器。 从功能表不难看出，输入优先级别的次为 7，6，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如 5 为 0。且优先级别比它高的输入 6 和输入 7 均为 1 时，输出代码为 010，这就是优先编码器的工作原理574LS148（3）74LS48 芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，674LS48(4)共阴极数码管引脚图如下：（5）74LS192 具有下述功能： 异步清零：CR=1，Q3Q2Q1Q0=0000 异步置数：CR=0，LD=0，Q3Q2Q1Q0=
7、D3D2D1D0保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0 保持原态 加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0 按加法规律计数 减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0 按减法规律计数774LS192 是双时钟方式的十进制可逆计数器。 CPU 为加计数时钟输入端，CPD 为减计数时钟输入端。LD 为预置输入控制端，异步预置。 CR 为复位输入端，高电平有效，异步清除。 CO 为进位输出：1001 状态后负脉冲输出 BO 为借位输出：0000 状态后负脉冲输出。74LS192（6）它的各个引脚功能如下：1 脚
8、：外接电源负端 VSS 或接地，一般情况下接地。8 脚：外接电源 VCC，双极型时基电路 VCC 的范围是 4.5 16V，CMOS 型时基电路VCC 的范围为 3 18V。一般用 5V。3 脚：输出端 Vo2 脚：低触发端86 脚：TH 高触发端4 脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论 TR、TH 处于何电平，时基电路输出为“0” ，该端不用时应接高电平。5 脚：VC 为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。2.2
9、 其他元器件介绍：其他元器件介绍：74LS04974LS8674LS11三、硬件电路各环节设计：三、硬件电路各环节设计：3.1 抢答电路：抢答电路：该电路完成两个功能：一是分辨出选手按键的先后，并锁存电平信号，并通过译码器显示电路显示编号；二是使其他选手的抢答信号处于无效状态。该电路主要由八 D 锁存器74LS373、优先编码器 74LS148、七段译码器 74LS48、74LS04 和七段数码显示管组成电路图如下：3.2 计时电路：计时电路：本电路要求具有定时抢答功能，该部分主要由 555 定时器秒脉冲产生电路、十进制同10步加减法计数器 74LS192、74LS48 译码电路和两个 7 段
10、数码管组成。电路图如下：整体电路如下：整体电路如下：四、整体电路仿真及实物制作：四、整体电路仿真及实物制作：11仿真如下：12实物图完成如下：五、总结与体会：五、总结与体会：将 1 个星期的综合课程设计很快结束了，其中酸甜苦辣都尝到了，在这过程中几乎每晚 11 点后睡觉，遇到问题及时通过网络查找资料，就连晚上睡觉都会时常梦到做设计。虽13然很累，但感觉很充实，很有收获，尤其是最后看到自己设计的产品成功运行后那种感觉无法用语言来描叙，感觉所有的付出都得到了回报，是那么的理所当然又是那么的出人意料。这样的课程设计真的很有意义，第一次自己真真切切的动手设计制作产品，感觉自己学会了很多，成长了很多，让
11、我找回了往日奋斗的激情，也许这样的机会在大学不会再有了，我会深深的记住这次，记住这次饱含我汗水的综合课程设计。这次也发现了自身很多的不足，许多的基本电路都不是很熟悉，在画原理图的时候就不停的找教材、查资料，以后还得多看看教材，牢记一些基本的电路。最后在这里忠心的感谢老师安排了这次综合课程设计，感谢各个指导老师的辛勤付出。六、感谢：六、感谢：经过自己不断的搜索努力以及指导老师的耐心指导和热情帮助，本设计已经基本完成。在这段时间里，各位老师严谨的治学态度和热忱的工作作风令我十分钦佩，他们的指导使我受益非浅。同时实验室的开放也为我们的设计提供了实习场地。在此对指导老师和实验室老师表示深深的感谢。通过这次毕业设计，深刻地认识到学好专业知识的重要性，也理解了理论联系实际的含义，并且检验了大学几年的学习成果。虽然在这次设计中对于知识的运用和衔接还不够熟练。但是笔者将在以后的工作和学习中继续努力、不断完善。在这 1 个星期的设计是对过去一个学期所学知识的系统提高和扩充的过程，为今后的发展打下了良好的基础。由于自身水平有限，设计中一定存在很多不足之处，敬请各位老师批评指正。
