数字逻辑复习练习题

上传人:aa****6 文档编号:38152505 上传时间:2018-04-27 格式:DOC 页数:16 大小:733.50KB
返回 下载 相关 举报
数字逻辑复习练习题_第1页
第1页 / 共16页
数字逻辑复习练习题_第2页
第2页 / 共16页
数字逻辑复习练习题_第3页
第3页 / 共16页
数字逻辑复习练习题_第4页
第4页 / 共16页
数字逻辑复习练习题_第5页
第5页 / 共16页
点击查看更多>>
资源描述

《数字逻辑复习练习题》由会员分享,可在线阅读,更多相关《数字逻辑复习练习题(16页珍藏版)》请在金锄头文库上搜索。

1、【例 1】将转换成十进制数2011.11110101解:2011.1111010121212021202120212121213210123456710375.245【例 2】求 210?51解: 2 51 余 数 2 25 1 低位b02 12 1 b12 6 0 b22 3 0 b32 1 1 b40 1 高位 b5 220123451011001151bbbbbb【例 3】用代数法求的最简与或式。CDBACBCAABF解:CBCAABCDBACBCAABFCABABCBAABCAB 【例 9】求的最简与或式。CABCBBCAACF解:这种类型的题目,一般首先对是非号下的表达式化简,然后对

2、整个表达式化简。CCACCBBCACCBBCAACF故:CCABCCABFF【例 4】 用卡诺图法求的最简与或式。131210874201,mDCBAF解: 的卡诺图及卡诺圈画法如图 1.1 所示F1所得最简与或式为 BCDACABDCDBF1注意:卡诺图左上角的变量分布根据不同的习惯有不同的写法,如另一种写法为 CD/AB,对于这种写法,卡诺图中填 1 的方格也要相应改变为如图 1.2 所示。图 1.1 的卡诺图 图 1.2 的另一种卡诺图 F1F1 初学者常常犯这样的错误,在画卡诺图时,变量的分布按图 1.2 中的式样填写成 CD/AB,而在方格中填“1”时,却按图 1.1 的样式填写,因

3、而导致错误的结果。 按照习惯,在画卡诺图时,从左上角到右上角,变量 A、B、C、D 排列的顺序与函数 括号中的排列一致,或与真值表上的变量排列一致。DCBAF,【例 5】 求的最简与或式。151413111097654103,mDCBAF解: 的卡诺图及卡诺圈画法如图 1.3 所示。F2所得最简与或式: F2ACBCDCCAF2注意:对同一个函数的卡诺图,有时存在不同的卡诺圈画法,因而所得的最简与或式的表达式不是唯一的,但不同表达式中与项的数目应该是相同的。例如:此题的另一种卡诺圈画法如图 1.4 所示。 根据卡诺图后一种卡诺圈的画法,所得最简与或式为F2F2ACADBACAF2从上述的两种最

4、简与或式中可知,它们的与项数目相同,化简程度一样,都是正F2确的答案。【例 6】 求的最简与或式。151252141374313,dmDCBAF解: 这是利用无关最小项化简逻辑函数的例题,的卡诺图及卡诺圈画法如图 1.5F3所示。所得最简与或式:DACBABF3注意:最小项所对应方格中的既可看成 1,也可看成 0,由于它对扩大圈 1 无帮m2d助,故可把它看成 0 而不圈它,如果圈它,就达不到化简的效果。第二章【例 3】 电路如图 2-3(a)、(b)、(c)、(d)所示,试找出电路中的错误,并说明为什么。图 1.3 的卡诺图F2图 1.4 卡诺图后一种卡诺圈的画法F2图 1.5 的卡诺图F3

5、1d00 01 11 10CD AB 000111101d1d111d图 2-3 电路图解 :图(a):电路中多余输入端接“1”是错误的,或门有一个输入为 1,输出即为1。图(b):电路中多余输入端接“0”电平是错误的,与门输入有一个为 0,输出即为0。 。图(c):电路中两个与门输出端并接是错误的,会烧坏器件。因为当两个与非门的输出电平不相等时,两个门的输出级形成了低阻通道,使得电流过大,从而烧坏器件。图(d):电路中两 OC 门输出端虽能并接,但它们没有外接电阻至电源,电路不会有任何输出电压,所以是错误的。【例 3-1】分析图 3-4 所示电路的逻辑功能。解:该电路有四个输出函数,根据电路

6、图可以得到:;BAS000BAC000CBAS0111 CBABAC011111由逻辑表达式可以看出:、是一位半加器S0C0的输出,、是一位全加器的输出。所以,图 3-S1C14 所示电路是两个两位二进制数与作加法AA01BB01的运算电路。 【例 3-2】 组合电路如图 3-5 所示,试写出函数表达式 和分析逻辑功能。解:A、B、是原始变量,最后的输出函数C1F 和 C 的函数表达式为:CBACBAF11CBAABC1可以看出,该电路的逻辑功能是一位全加器。【例 3-3】 一个组合逻辑电路有两个控制信号和,要求:C1C2图 3-4 题 3-1 电路图图 3-5 题 3-2 电路图Y0 Y1

7、Y2 Y3 Y4 Y5 Y6 Y73-8 线译码C B A图 3-8 由译码器构成函数 F(1)时, (2) 时,0012CCBAF0112CCABF (3) 时, (4) 时,1012CCBAF1112CCABF 试设计符合上述要求的逻辑电路。解:首先,列出函数 F 的真值表。把控制信号、与变量 A、B 都视为所求电路C2C1 中的输入变量。变量在真值表中的排列由高位到低位的顺序是。真值表如表 3-1ABCC12 所示。然后,画出函数 F 的卡诺图,如图 3-6 所示。化简后得到函数 F 的最简与或式为 ABCCBACCBACBACACCF12122212最后,画出电路图。由于题中没有限定门

8、器件的种类,也没有限定只使用原变量,所以在画电路时就直接根据 F 逻辑式的需求使用与门、或门完成。电路图如图 3-7 所示。【例 3-4】请用 3-8 线译码器译码器和少量门器件实现逻辑函数。7630,,mABCF解:从表中可知,对 F 进行变换可得:mYii由译码器构成的函数 F 的电路图如图 3-8 所示。表 3-1 例 3-3 真值表C2C1ABF00000000110010100110010010101101101011101000110010101001011011000110101110011111图 3-7 例 3-3 电路图mmmm7630YYYYmmmm76307630图 3

9、-6 例 3-3 卡诺图1100 01 11 10AB C2C1 0001111011111mmmmABCF7630,【例 4-1】 设主从 J-K 触发器的原状态为 1,按照图 4-3(a)所给出的 J、K、CP 输入波形,画出触发器 Q 端的工作波形。解: 【关键点】此题的特点在于激励信号 K 的某些跳变与 CP 脉冲的跳变发生在同一时刻,所以必须了解:Q 次态波形时取决于 CP 脉冲下降沿前一刻的 J、K 值而不是取决于 CP 脉冲下降沿时刻的 J、K 值。画波形时,从第 1 个 CP 脉冲开始分析,看它的下降沿前一时刻的 J、K 为何值,再依据 J-K 触发器真值表所述的功能,确定 Q

10、 的次态,也就是 CP 脉冲下降沿触发以后 Q 的新状态。【具体分析】1、为了便于说明,首先将 CP 脉冲从到编号; 2、第个 CP 脉冲下降沿前一刻,J、K 同为 1,经 CP 脉冲触发后 Q 必然翻转,所以在第 1 个 CP 脉冲下降沿后 Q 由 1 变为 0。3、第个 CP 脉冲下降沿前一刻,J=1、K=0,经 CP 脉冲触发后 Q 置 1,所以在第个 CP 脉冲下降沿后 Q 由 0 变为 1。4、第个 CP 脉冲下降沿前一刻,J=K=0,经 CP 脉冲触发后 Q 保持不变,所以在第个 CP 脉冲下降沿后 Q 仍然为 1。5、第个 CP 脉冲下降沿前一刻,J=K=1,经CP 脉冲触发后

11、Q 翻转,所以在第个 CP 脉冲下降沿后 Q 由 1 变为 0。6、第个 CP 脉冲下降沿前一刻,J=K=0,经CP 脉冲触发后 Q 保持不变,所以在第个 CP 脉冲下降沿后 Q 仍然为 0。故该题 Q 的工作波形如图 4-3(b)所示。【例 4-2】 设主从 J-K 触发器的原状态为 0,输入波形如图 4-4(a)所示,试画出 Q 端的工作波形。解 : 【关键点】该例题要求读者不但熟悉 J-K 触发器的真值表,还应熟悉、的异步置 0、置 1 的功能。RDSD 画波形时,应首先考虑、的直接置 0、置RDSD 1 的作用。所谓直接置 0 置 1,是指不考虑 CP 脉冲的作用,也不考虑所有激励信号

12、 J、K 的作用,只要,触发器 Q 就为 0;而只要10SRDD (),触发器 Q 就为 1。只有当0SD1RD 时,才分析 CP、J、K 对触发器 Q 的1SRDD 作用。【具体分析】1、为了便于说明,首先将 CP 脉冲从到编号,已知 Q 起始状态为 0; 图 4-3 例 4-1 时间波形图 图 4-4 例 4-2 时间波形图2、第个 CP 脉冲期间,(),Q 置 0,Q 保持不变仍为 0。1SD0RD 3、第个 CP 脉冲期间,(),Q 置 1,使 Q 由 0 变为 1。0SD1RD 4、第个 CP 脉冲到来时,该 CP 脉冲有效,因在它的下降沿前一时刻,1RSDD ,所以在第个 CP 脉

13、冲下降沿以后,Q 翻转,由 1 变为 0。1KJ5、第个 CP 脉冲期间,、,Q 置 1,使 Q 由 0 变为 1;0SD1RD 6、第个 CP 脉冲期间,、,考虑到 J=K=1,经 CP 脉冲触发后 Q 应该1SD1RD 在第个 CP 脉冲的下降沿翻转为 0,但是,在第个 CP 脉冲的下降沿、0SD ,Q 置 1;所以在第个 CP 脉冲下降沿后 Q 仍然为 1。1RD7、第个 CP 脉冲期间,、,Q 置 0;使 Q 由 1 变为 0;最后,Q 的时间1SD0RD波形图如图 4-4(b)所示。【例 4-3】 电路图如图 4-5(a)所示,输入信号 CP、RD和 D 如图 4-5(b)所示,试画

14、出,Q1的波形。Q2解: 【关键点】首先要找出电路中两个触发器之间的输入、输出的关系。有,而的状态与J2Q1D1 后者无关。所以要先画波形,然后将作为触发器(2)的激励信号,画 波形。Q1Q1Q2其次要注意到两个不同类型的触发器的状态翻转是在 CP 脉冲的不同时刻。 的翻Q1转对应 CP 脉冲的上升沿,的翻转对应 CP 脉冲的下降沿。另外图中 JK 触发器的端Q1K2 悬空,一般输入端悬空就表示接“1” 。【具体分析】1、为了便于说明,首先将 CP 脉冲从到编号;在图(b)中,一开始就为 0,所RD 以,起始状态都为 0。此后,一直保持为 1,那么后面的 6 个 CP 脉冲都是有效Q1Q2RD 触发。2、第个 CP 脉冲上升沿前一时刻,D=1,经 CP 脉冲触发后,由 01。Q13、第个 CP 脉冲上升沿前一时刻,D=1,保持不变仍然为 1;值得特别注意的是Q1第 2 个 CP 脉冲上升沿正对应着由 10,是否也立即由 10 呢?以往常有初学者认D1Q1 为 也立即由 10。其实继续为 1,保持到第 3 个 CP 脉冲上升沿以后才由 10。对Q1Q1第 4 个 CP 脉冲上升沿处的分析也是这样。此处,由 01,而 并不立即变化,而是在Q1第 5 个 CP 脉冲上升沿以后,才由 10。这种滞后

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 学术论文 > 毕业论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号