芯片倒装技术及芯片封装技术

《芯片倒装技术及芯片封装技术》由会员分享，可在线阅读，更多相关《芯片倒装技术及芯片封装技术（4页珍藏版）》请在金锄头文库上搜索。

1、芯片倒装技术芯片倒装技术及及芯片封装技术芯片封装技术引言世纪90年代以来，移动电话、个人数字助手(PDA)、数码相机等消费类电子产品的 体积越来越小，工作速度越来越快，智能化程度越来越高。这些日新月异的变化为电子封装 与组装技术带来了很多挑战和机遇。 材料、 设备机能与工艺控制能力的改进使越来越多的EMS 公司可以跳过尺度的表面安装技术(SMT)直接进入提高前辈的组装技术领域，包括倒装芯片 等。 因为越来越多的产品设计需要不断减小体积， 进步工作速度， 增加功能， 因此可以预计， 倒装芯片技术的应用范围将不断扩大，终极会取代SMT当前的地位，成为一种尺度的封装技 术。 多年以来，半导体封装公司

2、与EMS公司一直在通力进行，在施展各自特长的同时又介入 对方领域的技术业务， 力争使自己的技术能力更加完善和全面。 在半导体产业需求日益增加 的环境下， 越来越多的公司开始提供“完整的解决方案“。 这种趋同性是人们所期望看 到的，但同时双方都会面对一定的挑战。 例如，以倒装芯片BGA或系统封装模块为例，跟着采用提高前辈技术制造而成的产品的 类型由板组装方式向元件组装方式的转变， 以往好像不太重要的诸多因素都将施展至关重要 的作用。互连应力不同了，材料的不兼容性增加了，工艺流程也不一样了。不论你的新产品 类型是否需要倒装芯片技术， 不论你是否以为采用倒装芯片的时间合适与否， 理解倒装芯片 技术所

3、存在的诸多挑战都是十分重要的。 倒装芯片技术倒装芯片技术“， 这一名词包括很多不同的方法。 每一种方法都有很多 不同之处， 且应用也有所不同。 例如， 就电路板或基板类型的选择而言， 不管它是有机材料、 陶瓷材料仍是柔性材料，都决定着组装材料(凸点类型、焊剂、底部填充材料等)的选择， 而 且在一定程度上还决定着所需设备的选择。 在目前的情况下， 每个公司都必需决定采用哪一 种技术，选购哪一类工艺部件，为知足未来产品的需要进行哪一些研究与开发，同时还需要 考虑如何将资本投资和运作本钱降至最低额。 在SMT环境中最常用、最合适的方法是焊膏倒装芯片组装工艺。即使如斯，为了确保可 制造性、 可靠性并达

4、到本钱目标也应考虑到该技术的很多变化。 目前广泛采用的倒装芯片方 法主要是根据互连结构而确定的。 如， 和婉凸点技术的实现要采用镀金的导电聚合物或聚合 物弹性体凸点。 焊柱凸点技术的实现要采用焊球键合(主要采用金线)或电镀技术， 然后用导电的各向同 性粘接剂完成组装。 工艺中不能对集成电路(1C)键合点造成影响。 在这种情况下就需要使用 各向异性导电膜。焊膏凸点技术包括蒸发、电镀、化学镀、模版印刷、喷注等。因此，互连 的选择就决定了所需的键合技术。通常，可选择的键合技术主要包括：再流键合、热超声键 合、热压键合和瞬态液相键合等。 上述各种技术都有利也有弊，通常都受应用而驱动。但就尺度SMT工艺

5、使用而言，焊膏 倒装芯片组装工艺是最常见的， 且已证实完全适合焊膏倒装芯片组装技术传统的焊膏倒装芯 片组装工艺流程包括：涂焊剂、布芯片、焊膏再流与底部填充等。但为了桷保成功而可靠的 倒装芯片组装还必需留意其它事项。通常，成功始于设计。 首要的设计考虑包括焊料凸点和下凸点结构， 其目的是将互连和IC键合点上的应力降至 最低。假如互连设计适当的话，已知的可靠性模型可猜测出焊膏上将要泛起的题目。对IC 键合点结构、钝化、聚酰亚胺启齿以及下凸点治金(UBM)结构进行公道的设计即可实现这一 目的。钝化启齿的设计必需达到下列目的：降低电流密度；减小集中应力的面积；进步电迁 移的寿命；最大限度地增大UBM和

6、焊料凸点的断面面积。 凸点位置布局是另一项设计考虑，焊料凸点的位置尽可能的对称，识别定向特征(去掉 一个边角凸点)是个例外。布局设计还必需考虑顺流切片操纵不会受到任何干扰。在IC的有源区上布置焊料凸点还取决于IC电路的电机能和敏捷度。 除此之外， 还有其它的IC设计考虑， 但晶片凸点制作公司拥有专门的IC焊点与布局设计准则来保证凸点的可靠性， 从而可确保互 连的可靠性。 主要的板设计考虑包括金属焊点的尺寸与相关的焊料掩模启齿。 首先， 必需最大限度地 增加板焊点位置的润湿面积以形成较强的结合点。但必需留意板上润湿面积的大小应与UBM 的直径相匹配。这有助于形成对称的互连，并可避免互连一真个应力

7、高于另一端，即应力不 均衡题目。实际上，设计时，通常会采用使板的焊点直径略大于UBM直径的方法，目的是将 接合应力集中在电路板一端， 而不是较弱的IC上。 对焊膏掩模启齿进行适当的设计可以控制 板焊点位置上的润湿面积。 既可采用焊膏掩模设计也可采用无焊膏掩模设计， 但将这两种方法结合起来的设计是最 可靠的设计手段。 在相关的电路板图形上使用矩形启齿并将焊膏掩模的清楚度也考虑在内即 可设计出恰当的板焊点位置。 假如设计不公道， 一旦组装环境发生变化或机械因数有所改变， IC就会泛起焊膏疲惫断裂。 采用底部填料的方法的确能够极大地进步倒装芯片元件互连的可 靠性，但假如不严格遵循设计准则的话仍是不可

8、避免地会产生同样的失效机理。 晶片的凸点制作切片焊料凸点的作用是充当IC与电路板之间的机械互连、电互连、 有 时还起到热互连的作用。在典型的倒装芯片器件中，互连由UBM和焊料凸点本身构成。UBM 搭接在晶片钝化层上，以保护电路不受外部环境的影响。实际上，UBM充当着凸点的基底。 它具有极佳的与晶片金属和钝化材料的粘接机能， 充当着焊膏与IC键合金属之间的焊膏扩散 层，同时还为焊膏提供氧化势垒润湿表面。UBM叠层对降低IC焊点下方的应力具有十分重要 的作用。 如前所述， 焊料凸点制作技术的种类良多。 采用蒸发的方法需要在晶片表面上溅射势垒 金属(采用掩模或用光刻作为辅助手段)形成UMB，然后蒸发

9、Sn和Pb形成焊料。在随后的工艺 中对Sn和Pb焊料进行再流， 形成球形凸点。 这一技术非常合用于采用耐高温陶瓷基板的含铅 量较高的凸点(相对易熔焊料凸点而言)。但对有机电路板上的SMT应用而言，IC上的高铅焊 料凸点还需要采用易熔焊料来形成互连。 低本钱的凸点制作技术，如电镀或模版印刷(与溅射或化学镀UBM相结合)都是目前常用 的制作工艺。 这些工艺的凸点制作本钱要比蒸发低一些， 而且在电路上使用易熔焊料还可省 去再将其放置到电路板上的那步工艺及其用度。目前出产的其它焊料合金包括无铅焊料、 高 铅焊料和低焊料等。 对电镀凸点工艺而言，UBM材料要溅射在整个晶片的表面上，然后淀积光刻胶，并用光

10、 刻的方法在IC键合点上形成启齿。然后将焊接材料电镀到晶片上并包含在光刻胶的启齿中。 其后将光刻胶剥离，并对曝光的UBM材料进行刻蚀，对晶片进行再流，形成终极的凸点。另 一种常用的方法是将焊料模版印刷到带图形的UBM(溅射或电镀)上，然后再流。 控制凸点的终极高度具有十分重要的作用。 它可以保证较高的组装成品率。 用于监测凸 点制作工艺的破坏性凸点堵截测试方法经常会使焊膏中产生失效模式，但毫不会对UBM或下 面的IC焊点造成这样的结果。 晶片切割经常被看作是后端组装中的第一步。磨蚀金刚石刀片以60,000rpm的转速进行 切片。切割中要使用去离子水以进步切割的质量并延长刀片的寿命。目前，降低单

11、个IC上的 屑片缺陷是一项十分紧迫的任务。 由于顶部的屑片有可能接近芯片的有源区， 背面的屑片对 倒装芯片的可靠性极其不利。 边沿的断裂， 甚至是芯片区内的背面芯片在热应力和机械应力 的作用下常会扩展，导致器件的早期失效。 焊剂拾装再流完成晶片切割后， 可将切分好的单个芯片留在晶片上， 也可将其放置 到华夫饼包装容器、凝胶容器、Surftape或带与轴封装中。倒装芯片布局设备必需具有处理 带凸点的芯片的能力。华夫饼容器适应于小批量需求，或用于免测芯片；带与轴合用于SMT贴装设备；送至贴装设备的晶片较为普遍，且最适合大批量制造应用。 实际的倒装芯片组装工艺由分配焊剂开始。分配焊剂的方法有多种，包

12、括浸液、挤涂分 配、模版印刷、或喷涂等。每一种方法都有其长处和应用范围。贴装设备上通常要装有焊剂 或粘接胶浸润组件。这种方法具备将焊剂固定到芯片凸点上的长处。 控制焊剂膜的高度和盘的旋转速度对批量出产的可重复性十分必要。 焊剂分配工艺必需 精确控制焊剂的分配量与可重复性。 模版印刷焊剂合用于大批量制造， 但对逆流设备的要求 较高。 无论采用哪一种方法， 在粘贴倒装芯片器件时都必需考虑材料的特性和所用焊剂的兼 容性。 完成焊剂分配工艺后就可以采用多头高速元件拾装系统或超高精度拾装系统拾取芯片 了。为了促进半导体后端制造与EMS组装市场的结合 TCP, 被称为薄膜编带封装, 这种工艺是把大规模集成

13、电路芯片或者一般集成电路芯片 安装固定在薄膜或狭带上。 这是一种很薄且多管脚芯片的理想封装形式。 封装类型为芯片表 面只由树脂浸透的单侧罐封型。 SOF：薄膜上系统 裸芯片和外围元器件可以安装在薄膜上。 这种非常柔软的薄膜封装较易弯曲， 有助 于设计扁薄小巧的产品。 CSP: 芯片尺寸封装形式 FBGA（通常称作CSP）是一种在底部有焊球的面阵引脚结构，使封装所需的安装面 积接近于芯片尺寸。这种高密度、小巧、扁薄的封装技术非常相宜用于设计小巧的手持式消 费类电子装置，如个人信息工具、移动电话、摄录一体机、以及数码相机。 叠层系统集成封装 叠层CSP、TSOP、QFP*和QFN是一种高密度芯片尺

14、寸封装方式，很多大规模集成电路 （LSI）用夏普独创的安装技术叠层组装到统一个封装之中。 用这种结构可以将多个器件组装在一起，如多个存储器芯片（例如，瞬时存储器与 SRAM存储器） 、AS集成电路芯片与存储器芯片等。它可以使手机、个人信息工具、以及其它 便携式设备具有更多的功能，并且缩小体积、减轻重量。 叠层封装(CSP) 特点 丰硕的产品系列 可提供品种丰硕多彩的叠层CSP，包括2芯片、3芯片和4芯片的叠层CSP，以知足客 户需求。 小的更薄的尺寸 将多块裸芯片装入一个目前的塑料封装中能减少安装所需的面积， 而且使用夏普的 更薄晶片技术能使封装高度最大为1.4mm。 多功能 不同大小、不同功能的多块裸芯片，例如逻辑LSI和存储器芯片，可以装入到统一 个封装之中，从而可以获得多种功能。 相同尺寸芯片叠层技术 夏普的叠层技术使多块相同尺寸的裸芯片可以堆叠在一起， 从而获得更高的存储密 度。 (4芯片叠层 CSP) 使用夏普4芯片叠层CSP，装配和封装高度与使用2芯片叠层CSP或者3芯片叠层CSP 以及通常的CSP比拟能降低一半。 文章源自：芯片解密