秋地大《数字电路与逻辑设计》在线作业

上传人:206****923 文档编号:37676983 上传时间:2018-04-20 格式:DOC 页数:5 大小:95.50KB
返回 下载 相关 举报
秋地大《数字电路与逻辑设计》在线作业_第1页
第1页 / 共5页
秋地大《数字电路与逻辑设计》在线作业_第2页
第2页 / 共5页
秋地大《数字电路与逻辑设计》在线作业_第3页
第3页 / 共5页
秋地大《数字电路与逻辑设计》在线作业_第4页
第4页 / 共5页
秋地大《数字电路与逻辑设计》在线作业_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《秋地大《数字电路与逻辑设计》在线作业》由会员分享,可在线阅读,更多相关《秋地大《数字电路与逻辑设计》在线作业(5页珍藏版)》请在金锄头文库上搜索。

1、17 春 16 秋地质数字电路与逻辑设计一一、单选(共 15 道,共 60 分。 )1. 米你型时序电路的输出_. A. 只与当前外输入有关 B. 只与内部状态有关 C. 与外输入和内部状态都有关 D. 与外输入和内部状态都无关 标准解: 2. 实现两个四位二进制数相乘的组合电路,应有_个输出函数。 A. 8 B. 9 C. 10 D. 11 标准解: 3. 输出状态和输入信号相同的触发器叫_触发器。 A. RS B. D C. T D. JK 标准解: 4. 在下列逻辑电路中,不是组合逻辑电路的是_。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 标准解: 5. 按计数器状态变化的

2、规律分类,计数器可分为_计数器。 A. 加法、减法及加减可逆 B. 同步和异步 C. 二、十和 N 进制 D. 以上都不对 标准解: 6. 二进制译码器是指_。 A. 将二进制代码转换成某个对应的输出信号 B. 将某个特定的输入信号转换成二进制数 C. 具有以上两种功能 D. 以上两种功能都不具有标准解: 7. 编码电路和译码电路中,_电路的输出是二进制代码。 A. 编码 B. 译码 C. 编码和译码 D. 以上选项都不对 标准解: 8. A. 110 B. 010 C. 101 D. 100 标准解: 9. 设计一个四位二进制码的奇偶位发生器(假定采用偶检验码) ,需要_个异或门。A. 2

3、B. 3 C. 4 D. 5 标准解: 10. 仅具有“置 0” “置 1” “保持” “翻转”功能的触发器叫_。 A. JK 触发器 B. D 触发器 C. T 触发器 D. 以上选项都不对 标准解: 11. 用卡诺图化简时,若对每个方格群尽可能选大,则在最简表达式中 _。 A. 与项的个数少 B. 与项中含的变量个数少 C. 实现该功能的门电路少 D. 以上选项都不正确 标准解: 12. 摩尔型时序电路的输出_ A. 仅同当前外输入有关 B. 仅同电路内部状态有关 C. 既与外输入也与内部状态有关 D. 与外输入和内部状态都无关 标准解: 13. 组合电路的分析是指_。 A. 已知逻辑图,

4、求解逻辑表达式的过程 B. 已知真值表,求解逻辑功能的过程 C. 已知逻辑图,求解逻辑功能的过程 D. 已知逻辑要求,列真值表的过程标准解: 14. 七段数码显示译码电路应有 _个输出端。 A. 8 B. 7 C. 16 D. 15 标准解: 15. 根据组成计数器的各触发器状态翻转的时间与 CP 的关系分类,计数器可分为 _计数器。 A. 加法、减法及加减可逆 B. 同步和异步 C. 二、十和 N 进制 D. 以上无正确的选项 标准解:地质数字电路与逻辑设计一二、多选(共 6 道,共 24 分。 )1. 逻辑函数 F=AB 和 G=AB 满足关系 _ 。 A. F=G 非 B. F=GC.

5、F=G 非 D. F=G1 标准解: 2. 组合逻辑电路的输出与输入的关系可用 _描述。 A. 真值表 B. 流程表 C. 逻辑表达式 D. 状态图 标准解: 3. 在何种情况下, “或非”运算的结果是逻辑“0” 。_ A. 全部输入为“0” B. 全部输入为“1” C. 任一输入为“0” ,其他输入为“1” D. 任一输入为“1” 标准解: 4. n 个变量的逻辑函数的最小项是 _ 。 A. n 个变量的积项,它包含全部 n 个变量B. n 个变量的和项 C. 每个变量都以原变量的形式出现 D. 每个变量都以原变量或反变量的形式出现,且仅出现一次 标准解: 5. 设两输入或非门的输入为 x

6、和 y,输出为 z ,当 z 为低电平时,有_。 A. x 和 y 同为高电平 B. x 为高电平,y 为低电平 C. x 为低电平,y 为高电平 D. x 和 y 同为低电平 标准解: 6. 时序逻辑电路中一定包含_. A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器 标准解:地质数字电路与逻辑设计一三、判断(共 4 道,共 16 分。 )1. 并行加法器采用先行进位(并行进位)的目的是提高运算速度。 A. 错误 B. 正确 标准解: 2. 化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。 A. 错误 B. 正确 标准解: 3. 图 3 所示是一个具有一条反馈回路的电平异步时序逻辑电路。 A. 错误 B. 正确 标准解: 4. 反码和补码均可实现将减法运算转化为加法运算。 A. 错误 B. 正确 标准解:

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号