《最新fpga认证考试试题》由会员分享，可在线阅读，更多相关《最新fpga认证考试试题（6页珍藏版）》请在金锄头文库上搜索。
1、 1 FPGA 认证考试试题认证考试试题笔试部分：（总分笔试部分：（总分 40 分）分）一、单选题（每题 1 分，共 30 分）1. FPGA 项目中必须使用下面哪种扩展名类型的源文件作为顶层设计文件？（）A.原理图文档(*.SchDoc)B.VHDL 文件(*.vhd)C.OpenBus 系统文件(*.OpenBus)D.Verilog HDL 文件(*.v)2. 在 FPGA 内构建一个包含处理器的系统时，如何将外部存储器映射到处理器地址访问空间？（）A.通过系统导入命令B.由系统自动建立映射关系C.通过编译 FPGA 项目D.通过手工建立映射关系3. 在 FPGA 项目设计的哪个处理阶段
2、可以生成 FPGA 编程所需的二进制码流文件？（）A.综合B.构建C.下载D.编译4. 目前 FPGA 设计输入，即设计方法有多种，以下哪个不是开发 FPGA 的方法？（）A.原理图式设计方法B.VHDL 语言描述设计方法C.Verilog 语言描述设计方法D.在非嵌入式开发中，利用纯 C 语言设计描述5. FPGA 通用集成库提供最多的是在 FPGA 设计中所用到的哪种器件？（）A.逻辑器件B.外设接口器件C.处理器器件D.端口连接描述器件6. 用厂商管脚文件来做什么用途？（）A.用于下载设计到物理 FPGA 器件B.用于监控器件管脚的状态 2 C.用于导入由布局布线工具决定的管脚分配，到约
3、束文件D.用于创建新的 VHDL 实体的端口界面7. FPGA 制造工艺体现摩尔定律优势，即 FPGA 容量和性能每 18 个月翻倍，早在 2011 年FPGA 设计工艺已步入？（）A.25nm 时代B.38nm 时代C.30nm 时代D.28nm 时代8. 在 Altium Designer 设计 OpenBus 系统时，哪类 IP 目前还无法直接获得？（）A.连接器（connectors）B.处理器（processors）C.内存（memories）和外围设备（peripherals）D.PCI 设备（Peripheral Component Interconnect）9. NanoBoa
4、rd 板、外设板或者子板上的端口到管脚映射资源是在哪里定义的？（）A.在 FPGA 项目结构里B.在动态生成的映射约束文件里C.在 FPGA 项目的顶层原理图D.在相应的板级约束文件里10. 用于下载编程文件到物理 FPGA 器件的通信技术的名字是什么？（）A.HDMIB.JTAGC.NexusD.JPEG11. 关于配置和约束文件，下面哪种说法不正确？（）A.一个配置可以包含多个绑定不同的物理器件的约束文件B.同一个约束文件可以被多个配置使用C.多个约束文件可以被分配到同一个配置D.自动配置功能是连接到桌面级 NanoBoard 平台的快速方法12. 通用 JTAG 接口适配器的 SOFT_
5、TDI,SOFT_TDO,SOFT_TCK 和 SOFT_TMS 信号探针的功能？（）A.访问硬器件 JTAG 链，允许与物理器件交互B.访问软器件 JTAG 链，访问 FPGA 设计中的虚拟仪器C.访问板的 NanoBoard JTAG 链D.重启板的电源13. 在哪里使能对物理器件的管脚状态的实时监控功能？（） 3 A.在原理图文件内B.在硬件器件面板内C.在器件视图页面中D.在 JTAG 浏览面板内14. 使用下面哪种虚拟仪器，可以输出一个数字频率信号？（）A.调测终端（TERMINAL）B.数字 IO（DIGITAL_IO）C.频率计数器（FRQCNT2）D.频率发生器（CLKGEN）
6、15. 数字 IO 模块能有多少输入和输出？（）A.8B.16C.无限制D.3216. 使用可配置的逻辑分析仪时，其最大可捕获的数据宽度为？（）A.8B.64C.16D.3217. 用于管理 FPGA 连接的硬件资源的“管理配置器”可以在如下的哪个命令中访问得到？（）A.PreferencesB.DesignDocument OptionsC.ProjectProject OptionsD.ProjectConfiguration Manager18. 大规模可编程器件主要有 FPGA、CPLD 两类，下列对 FPGA 结构与工作原理的描述中，正确的是（）。 A.FPGA 是基于乘积项结构的可
7、编程逻辑器件B.FPGA 是全称为复杂可编程逻辑器件C.基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置D.在 Altera 公司生产的器件中，MAX7000 系列属 FPGA 结构 19. 下列哪一个显示方式不属于 IOB_X ？（） A.LED 灯B. 滑条 4 C.数字D.字符20. 如果一个 OpenBus 设计系统中需要使用中断，可以在哪里定义它们？（）A.在连接到处理器 IO 接口的互连器件的配置对话框中B.在处理器的配置存储器对话框C.在 OpenBus 信号管理器对话框D.在处理器的配置外设对话框21. 在执行系统自动约束配置命令时，下面哪种描述正确？（）A.将
8、会生成一个新的处理器，包含连接到新处理器的外设B.将会生成一个新的器件定义，包含新器件的时钟频率和型号C.将会生成一个新的约束文件，包含了外设板与母板间连接的约束条件D.将会生成一个新的 FPGA 项目，包含了 FPGA 器件的管脚定义22. 在哪里使能对物理器件的管脚状态的实时监控功能？（）A.在原理图文件内B.在硬件器件面板内C.在器件视图页面中D.在 JTAG 浏览面板内23. 下面哪种说法不正确？（）A.一个 FPGA 项目可以包含一个或多个 PCB 项目B.一个 PCB 项目可以包含一个或多个 FPGA 项目C.一个 FPGA 项目可以包含一个或多个软处理器核D.每个软处理器核要有一
9、个链接的嵌入式项目24. 对于相关联的 PCB 和 FPGA 项目间的设计同步，利用下列哪个功能实现？（）A.FPGA 到 PCB 项目向导B.PCB 到 FPGA 项目向导C.工作区映射图对话框D.通过编译这两个项目25. 在 FPGA 和 PCB 项目中都实行了管脚交换之后，你如何进行链接的项目间的再同步？（）A.忽略 FPGA 的改变，仅仅将 PCB 的改变同步传递给 FPGA 项目B.忽略 PCB 的改变，仅仅将 FPGA 的改变同步传递到 PCB 项目C.将所有的 FPGA 的改变传递到 PCB，然后在 PCB 重新进行管脚需要的管脚交换D.先按照一个方向将需要的改变进行同步更新，在
10、 ECO 变化列表里对其他改变不进26. 在设计 VHDL 电路过程中，如何将 VHDL 文档放入顶层电路图中？（） 5 A.在顶层电路图中启动“ToolsCreat Sheet Symbol From Sheet or HDL”命令B.在顶层电路图中启动“DesignCreat Sheet Symbol From Sheet or HDL”命令C.在 VHDL 编辑环境中启动“ToolsCreat Sheet Symbol From Sheet or HDL”命令D.在 VHDL 编辑环境中启动“DesignCreat Sheet Symbol From Sheet or HDL”命令27.
11、 在 Altium Designer 中可以安装多个原厂工具，如果需要选择特定的原厂布局布线工具可以在下面那个命令菜单中实现？（）A.PreferencesB.DesignDocument OptionsC.ProjectProject OptionsD.ToolsSchematic Preferences28. OpenBus 的元器件可以从下列哪个面板中查找？（）A.LibraryB.VaultC.OpenBus PaletteD.Clipboard29.下列哪项数据不是在约束文件定义的？（）A.管脚属性B.FPGA 芯片C.元器件封装D.以上皆是30. 频率计 FRQCNT2 的三种工作
12、模式，不包括下列哪一种？（）A.频率模式B.周期模式C.事件（边沿）计数模式D.突发模式二、是非题（每题 1 分，共 10 分）1. FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。( )2. Altium 的 FPGA 设计是针对 Xilinx 公司的 FPGA 芯片做的。（）3. FPGA 设计只能使用硬件描述语言完成。（）4. 综合就是把 HDL 语言/原理图转换为综合网表的过程。（） 6 5. 目前提供 FPGA 芯片的主要有 4 大厂商，分别是 Xilinx、Altera、
13、Lattice 和MicroSemi。（）6. Altium 公司提供了 4 大 FPGA 厂商的布局布线器，可以脱离原厂工具独立运行。（）7. 使用 Altium Designer 可以实现 FPGA 与 PCB 的协同设计。（）8. 在 Altium Designer 中只可以倒入 HDL 格式的第三方 IP 核。（）9. 在 Altium Designer 中可以不使用 HDL 语言进行 FPGA 设计。（）10. Altium Designer 中带有 SVN 客户端程序，可以把设计文件放在 SVN 中统一管理。（）操作部分：（总分操作部分：（总分 60 分）分）1. 请新建一个项目名
14、为 DDXN_IO_Test 的 FPGA 项目，项目内包含一个名为 Top_fpga 的原理图，并保存项目与原理图。利用 Altium Designer 自带库在原理图中设计完成如下图所示的FPGA 项目。这个项目需要在 NBSK 试验板上完成验证。（15 分）2. 为 ADDER.PrjFpg 项目添加 TestBench，并完成功能仿真。（18 分）要求：- 能够遍历所有的输入情况；- 完成仿真过程，将结果保存成图形文件；- 图形文件中包含所有的输入条件。3. Scrolling_LEDs 是一个用于 TSK3000 验证板的例子，请把它修改为可以在 NBSK 验证板上工作。（12 分）4. 请为 Scrolling_LEDs 这个例子增加一个虚拟仪器，用于控制 LED 灯的颜色。（15 分） 7
