APD读出电路设计

《APD读出电路设计》由会员分享，可在线阅读，更多相关《APD读出电路设计（6页珍藏版）》请在金锄头文库上搜索。

1、28 低噪声 InGaAsInP APD 读出电路设计0 引言广告插播信息广告插播信息维库最新热卖芯片： 74LS374 M54585P ATMEGA168-20AU HCPL-4701 CD4015BF3A MC68HC908JL3ECDW CXA2045Q HIP2100IBT IRFP150N MBR3045CT在红外通信的 1 3101 550 nm 波段，高灵敏度探测材料主要有 GeAPD 和 InGaAsInP APD，两者相比较，InGaAsInP APD 具有更高的量子效率和更低的暗电流噪声。In0.53Ga0.47AsInP APD 采用在n+-InP 衬底上依次匹配外延 I

2、nP 缓冲层、InGaAs 吸收层、InGaAsP 能隙渐变层、InP 电荷层与 InP 顶层的结构。APD 探测器的最大缺点是暗电流相对于信号增益较大，所以设计 APD 读出电路的关键是放大输出弱电流信号，限制噪声信号，提高信噪比。选择 CTIA 作为读出单元，CTIA 是采用运算放大器作为积分器的运放积分模式，比较其他的读出电路，优点是噪声低、线性好、动态范围大。1 工作时序和读出电路结构作为大阵列面阵的基础，首先研制了一个 28 读出电路，图 1 给出了该电路的工作时序，其中Rl、R2 为行选通信号；Vr 为复位信号；SHl、SH2 是双采样信号；C1、C2、C8 为列读出信号。电路采用

3、行共用的工作方式，R1 选通(高电平)时，第一行进行积分，SH1 为高电平时，电路进行积分前采样，SH2 为高电平时，进行积分结束前的采样，C1、C2、C8 依次为高电平，将行上的每个像元上信号输出；然后 R2 为高电平，重复上面的步骤，进行第二行的积分和读出。图 2 是 28 读出电路的结构框图，芯片主要由行列移位寄存器、CTIA 和 CDS 单元组成，图中用虚线框表示：移位寄存器单元完成行列的选通，CTIA 功能块将探测器电流信号按行进行积分，CDS 功能块能抑制电路的噪声，如 KTC(复位噪声)、FPN(固定图形噪声)等；FPGA 主要产生复位信号(Vr)和采样信号(SH1、SH2)，触

4、发电路的复位和采样动作，C8 为该组信号的触发信号，解决和芯片内行列选通信号同步问题。为了便于和读出电路的连接仿真，首先根据器件特性建立了器件的电路模型，如图 3(a)中的虚线框所示，其中 Idet、Rdet、Cdet 分别表示器件的光电流、阻抗、寄生电容。图 3(a)还给出了 CTIA 读出单元电路结构，主要由一个复位开关 KR 和积分电容 Cint 以及低噪声运放 A 构成。在 CTIA 结构中，设计一个高增益、低噪声、输入失调小、压摆率大的运放是确保读出电路信噪比高、动态范围大的关键。除此之外，积分电容 Cint 的设计也非常重要，在设计过程中发现，选择合适的积分电容也是关键之一。图 3

5、(b)是 CDS 单元，由采样管 Ml、M2、采样保持电容 C1、C2 及 M3M6 构成的差分器组成，Vin 为 CDS 输入电位，也即 CTIA 的输出电位。Voou1 和 Vout2 为两次采样输出，经过减法器后可以进行噪声抑制。2 积分电容 Cint积分电容的设计主要和探测器信号电流的大小有关。图 4 是 In0.53Ga0.47AsInP APD 特性，仿真结果显示器件的工作电流一般在 300 nA 左右。图 5 为器件电流取 300 nA 时积分电容分别为 2、4、6 和 15 pF 时的输出电压 Vout 的仿真结果。仿真参数设计：在器件厚度为 20 m 的情况下，根据器件仿真结

6、果进行计算，器件阻抗为 2109，器件寄生电容为 80 pF。参考电压 Vb 取 20V，积分时间为 60s。可以看到对应不同的积分电容，积分电压到达饱和的时间是不一样的，也就是选择不同的积分电容，最佳积分时间是不一样的。如选用 4 pF 的积分电容，积分时间最好控制在 40s 以下。积分电容还决定电荷容量。电荷容量为式中：Qm 为电荷容量；Vref 为参考电压，一般为 153 V。式(1)表示增大积分电容 Cint 可以提高电荷容量。在 CTIA 电路结构中，KTC 噪声是最主要噪声，而 KTC 噪声也和积分电容有关。KTC 复位噪声电压可以表示为式中：VN 为积分电容上复位引起的 KTC

7、噪声电压；K 为波尔兹曼常数，其值为 13810-23JK；T是绝对温度，取 77 K。将此噪声电压折合成输入端噪声电子数，则表示为式中：Nin 为积分电容 KTC 复位噪声折合到输入端的噪声电子数；q 为电荷常数，其值为 16010-19C；G 为输出级增益。图 6 表示了该噪声电子数和温度、积分电容 Cint 之间的关系。从图 6 可以看到，Nin 随温度降低而减少，同时随 Cint 的增大而增多。所以在设计 Cint 时，必须兼顾探测器电流、积分时间、电荷容量 Qm和 KTC 噪声折合到输入端电子数 Nin，并且结合电路工作温度设计一个合适的值。在读出电路中，电容的工作温度为 77 K，

8、Cint 设计为 4 pF 时，参考电压取 2 V，电荷容量为 810-12J。电路的输出级增益为O65，KTC 复位噪声折合到输入端的噪声电子数为 768 个，小于实际探测器的噪声电子数，而电荷容量也足够大，满足探测器读出的需要。在 CTIA 结构中，设计一个高增益低噪声的运算放大器。根据具体的应用合适设计。而开关管 KR 采用四管合抱管结构，减小导通电阻对电路的影响。图 7 为读出电路芯片的照片。3 结论电路采用 O6m CMOS 工艺流片，采用 40 脚的管壳进行封装，其中有效引脚为 32 个。用电注入法(恒流源模拟器件)测试了芯片的性能，电流信号为 100600 nA。功率耗散小于 200W。当积分电容为 4 pF 的时候，积分时间为 36s。时钟频率为 05MHz 的时候，一帧像元积分和读出的总时间为 108s。电路的电荷存储能力为 5107 个，动态范围为 l V 左右，输出噪声为 5210-5Vrms。测试结果显示电路符合预期的设计要求。