数字频率合成器的FPGA设计实现

《数字频率合成器的FPGA设计实现》由会员分享，可在线阅读，更多相关《数字频率合成器的FPGA设计实现（31页珍藏版）》请在金锄头文库上搜索。

1、 数字频率合成器的 FPGA 设计实现- 1 -数字频率合成器的 FPGA 设计实现1绪论1.1 频率合成技术的背景1）直接频率合成直接频率合成理论大约在20世纪30年代中期开始形成，当时是利用单个或多个不同频 率的晶体振荡器作为基准信号源，经过倍频、分频、混频等途径直接产生许多离散频率的 输出信号，这就是最早应用的频率合成器，称之为直接式频率合成器采用单一个或多个 不同频率的晶体振荡器作为基准信号源，经过具有加减乘除四则运算功能的混频器、倍频 器、分频器和具有选频功能的滤波器的不同组合来实现频率合成。利用不同组合的四则运 算，即可产生大量的、频率间隔较小的离散频率系列。根据参考频率源的数目和

2、四则运算 电路组合的不同，直接式频率合成器有着许多不同的形式如可由较多晶体振荡器或频率 源同时提供基准频率，或仅由一个或少数几个晶体振荡器提供基准频率。尽管合成器仅输 入一个参考频率，但只需改变各倍频次数和分频器的分频数，即可获得一系列的离散频率。2）锁相频率合成相位反馈理论和锁相技术应用于频率合成领域，产生了间接式频率合成器。所谓间接 式是指合成器的输出信号不是直接从参考源经过变换而得，而是由锁相环的压控振荡器间 接产生所需要的频率输出，所以，间接式频率合成器又称为锁相频率合成器它是基于锁 相环路的同步原理，从一个高准确度、高稳定度的参考晶体振荡器综合出大量离散频率的 一种技术。锁相频率合成

3、器由基准频率产生器和锁相环路两部分构成。基准频率产生器为 合成电路提供一个或几个高稳准的参考频率，锁相环路则利用其良好的窄带跟踪特性，使 频率准确地锁定在参考频率或其某次谐波上，并使被锁定的频率具有与参考频率一致的频 率稳定度和较高的频谱纯度21。由于锁相环路具有良好的窄带滤波特性，故其输出信号质 量较直接式频率合成器得到明显的改善。锁相技术在频率合成中的成功应用，使频率合成 技术获得突破性进展。锁相频率合成器的结构简单、输出频率成分的频谱纯度高，而且易 于得到大量的离散频率等优点引起了人们的极大关注，为频率合成器的广泛应用打下了基 础。在锁相频率合成器中，输出频率系列是由压控振荡器(NCO)

4、产生的。该频率在环路的鉴 相器中，不断地与来自石英晶体振荡器的基准频率进行相位比较，并通过比较后产生的误 差信号对振荡频率进行校准，使输出频率系列中的任一频率均具有与基准频率相同的频率 稳定度41。由于鉴相器要求进行相位比较的两输入频率在数值上相等，由此形成了多种锁 相频率合成的方法，其中主要有：脉冲控制锁相法和数字锁相合成法。3）直接数字频率合成数字技术的飞速发展，使频率合成技术也跃上了一个新的台阶。1971年，美国学者 JTiemey,CMRadcr和BGold提出了以全数字技术从相位概念出发，直接合成所需波形 的种新的频率合成原理，形成了第三代频率合成方案DDs。限于当时的技术和器件水平

5、， 它的性能指标尚不能与已有的技术相比，故未受到重视。1.2 频率合成器的发展情况随着现代电子技术的发展，在通讯、雷达、宇航、电视广播、遥控遥测和电子测量等使 用领域，对信号源的频率稳定度、频谱纯度、范围和输出频率提出了越来越高的要求。为了提 高频率稳定度，经常采用晶体振荡器等方法来解决，但已不能满足众多应用场合的要求，许多 应用领域对信号频率的稳定性要求起来越高，而且不仅需要单一的固定频率，还需要多点频率。 为了解决这个问题，于是产生了频率合成技术。频率合成就是将具有低相位噪声、高精度和高大连海事大学学士论文- 2 - 稳定度等综合指标的参考频率源经过电路上的混频，倍频或分频等信号处理以便对

6、其进行数学 意义上的加 、减、乘、除等四则运行，从而产生大量具有同样精度的频率源，实现频率合成的电路叫频率 合成器。频率合成技术起源于二十世纪30年代，至今已有七十多年的历史。 早期的频率合成器是由一组晶体振荡器组成的，要输出多少个频率点，就需要多少个晶体。 频率的切换由人工来完成，频率的准确度和稳定度主要由晶体来决定，很少与电路有关。后来 这种合成方式被非相干合成的方法所代替。非相干合成虽然也使用了晶体，但它的工作方式是 以少量的晶体产生许多频率。与早期的合成方式相比，成本降低了，而稳定性提高了。但是研 制由多块开关晶体所组成的晶体振荡器是一个非常复杂的任务，而且成本高，不经济。所以后 来科

7、学家又提出了相干合成法。最早的相干合成法是直接频率合成(Direct Frequency synthesis)。 直接频率合成是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算直接组合 出所要需频率的方法。不过，直接合成也可以用多个基准源通过上述方式得到所需的频率。这 种方法由于频率切变速度快，相噪低使之在频率合成领域占有重要地位，但因直接式频率合成 器杂散多，体积大，研究复杂，成本也令人不可接受，故该方案已基本被淘汰。 在直接频率合成之后出现了间接频率合成(Indirect Frequency Synthesis)。间接频率合 成包括模拟间接频率合成(注入锁相、模拟环锁相、取样锁

8、相)，锁相环频率合成，数字锁相频 率合成。这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域，它的主要代表是锁 相环Pu，(Ph蹴-Lockod Loop)频率合成，被称为第二代频率合成技术。现在最常用的结构是数 模混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式，因具有相 噪低，杂散抑制好，输出频率高，价格便宜等优点至今仍在频率合成领域占有重要地位。目前 已有许多性能优良的单片PLL频率合成器面市，典型的有Motorola公司的MCl45191、Oualcomm公 司的Q3236、NationalSemiconductor公司的LMX2325、LMX2326，LM

9、X2330。这极大地推动了PLL 频率合成方式的应用f2。众所周知，传统的锁相环频率合成器，每当编程分频器分频比改变1时， 所得到的输出频率的改变量即为参考频率f。为提高频率分辨率，就必须减小参考频率f，结果 就使频率切换时间变长。因此，频谱纯度、换频速度以及频率间隔是相互矛盾的。为了解决这 对矛盾，1969年DANA实验室有限公司发明了一种利用单环频率合成器来减小频率间隔的新方法 一“小数分频”。这种新颖、独特的单环小数分频频率合成器一经问世就受到各方面的关注和 青睐，大有取代传统的多环结构合成器的趋势，是一种有效的新颖频率合成器。随着数字信号 理论和超大规模集成电路VLSI的发展，在频率合

10、成领域诞生了一种革命性的技术，那就是上世 纪七十年代出现的直接数字频率合成DDS(Direct Di西tal frequency Synthesis)，它的出现标 志着频率合成技术迈进了第三代。1.3 本课题研究的内容和意义本次设计是利用可编程器FPGA完成一个DDS系统，虽然但是用用FPGA实现DDS技术在某些方 向存在着DDS芯片不能取代的优势，用FPGA实现DDS技术比较灵活，可以产生多种调制方式，多 种组合方式，并且可以实现多个DDS芯片的功能，更加集成。专用的DDS芯片在控制方式、置频 速率等方面与系统的要求差距很大，这时如果用高性能的FPGA器件设计符合自己需要的DDS电路 就是一

11、个很好的解决方法，而且还可以降低外国对高性能DDS芯片禁运的风险。本论文主要是用 FPGA 实现直接频率合成器 DDS 的目的。DDS 即直接频率合成器，主要是由 相位累加器，相位调制器，正弦波数据表（ROM）和 D/A 转换器构成。每来一个时钟 CLOCK，加 法器就将频率控制字与累加寄存器输出的累加相位数据相加，相加的结果又反馈至累加寄存器 的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累 加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，在每一个时钟脉冲 输入时，相位累加器便把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，

12、相位累加器的溢出频率就是 DDS 输出的信号频率。在这当中，使用了 PLL 提高和稳定输出频率， 同时数据存储表中存储不同的波形数据，有三角波，正弦波，方波三种波形。可以调频，调相， 调幅，也易于实现 ASK，FSK，PSK 的调制方式，在通信领域有一定的用途。2 用 FPGA 实现 DDS 的关键技术2.1 DDS 的主要知识数字频率合成器的 FPGA 设计实现- 3 -2.1.1 DDS 的基本原理1） 下图为 DDS 的基本原理图 ，频率控制字 M 和相位控制字分别控制 DDS 输出正弦波的 频率和相位。DDS 系统的核心是相位累加器，它是由一个累加器和一个 N 位相位寄存器组 成。每来

13、一个时钟脉冲，香味寄存器以步长 M 增加。相位寄存器的输出与相位控制字相加， 其结果作为正弦查找表的地址。正弦查找表由 ROM 构成，内部存有一个完整周期正弦波的 数字幅度信息，每个查找表的地址对应正弦波中 0-360范围的一个相位点。查找表把 输入的地址信息映射成正弦波的幅度信号，同时输出到数模转换器（DAC）的输入端，DAC 输出的模拟信号经过低通滤波器（LPF） ，可得到一个频谱纯净的正弦波。图 2- 1 一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。DDS 正是利 用了这一特点来产生正弦信号。如图 2，根据 DDS 的频率控制字的位数 N，把 360 平均 分成了 2

14、 的 N 次等份。图 2- 2 2）可行性理论论证以产生正弦信号为例，它的输出可以用下式来描述Sout=Asinwt=Asin(2*pi*fout*t) （ 2-1） 其中 Sout 是指该信号发生器的输出信号波形，fout 是指输出信号对应的频率，式得表述 对于时间 t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。用基准时钟 clk 进行抽样，大连海事大学学士论文- 4 - 02468101214161820-1-0.8-0.6-0.4-0.200.20.40.60.81图 2- 3 令正弦信号的相位：=2*pi*fout*t。在一个 clk 周期 Tclk 内，相位 的变化量

15、为2*pi*fout*Tclk=2*pi*fout/fclk ( 2-2)为了对进行数字量化，把 2*pi 切割成 2N 份，因此，每个 clk 周期的相位增量 可用量化值 B 来表述为：B2N*/(2*pi),且 B 为整数。与 =2*pi*fout/fclk 联立 得：B2N*fout/fclk。这样就可将正弦信号 Sout=Asinwt=Asin（2*pi*fout*t）的表达式 变为：Sout=Asin（2*pi*fout*t）=Asin(k-1+)=Asin2*pi*(Bk-1+ B)/2N (2- 3) 由上面的推导可以看出，只要对行为的量化值进行简单的累加运算，就可以得到正弦 信

16、号的当前相位值，而用于累加的相位增量量化值决定了信号的输出频率，并呈现出简单 的线性关系。 输出频率 fout=fclk*B/2N 频率分辨率 f=fclk/2N 频率控制字 B2N*fout/fclk 其中 B 要取整。3）形成方案根据上述原理，为合成所需的频率，需解决下列技术问题： 需控制每次采样的相位增量，并输出模 2 的累积相位。 将模 2 的累积相位变换成相应的正弦函数值的幅度，可用 ROM 存储一个正弦函数表的 幅值代码。 将幅度代码变换成模拟电压。可用数模转换器 DAC 完成。 DAC 输出的电压是经保持的阶梯波，需经低通滤波器之后才能得到模拟信号。2.1.2 DDS 的结构DDS 的基本结构包括相位累加器(PD)、正弦查询表(ROM)、数模转换器 DAC 和低通滤 波器(LPF)，其中 DDS 从频率寄存器开