《模块时序逻辑电路》由会员分享，可在线阅读，更多相关《模块时序逻辑电路（27页珍藏版）》请在金锄头文库上搜索。
1、第五模块：时序逻辑电路第五模块：时序逻辑电路一、本模块学习目标一、本模块学习目标1、掌握时序逻辑电路的特点；2、熟练掌握时序逻辑电路的分析与设计方法；3、掌握同步和异步的二十进制计数器的构成方法和工作原理；4、熟练掌握中规模集成芯片，运用“反馈归零法” 、 “反馈置数法” 、 “反馈置最小数法”和“级联法”等四种方法构成“N 进制计数器” 。二、本模块重难点内容二、本模块重难点内容1、时序逻辑电路在逻辑功能和电路结构上的特点，以及时序逻辑电路逻辑功能的描述方法。2、同步时序逻辑电路的分析方法和设计方法。 3、几种常见中规模集成时序逻辑电路的逻辑功能和使用方法（会读功能表，掌握扩展接法 及任意进
2、制计数器的构成方法等） 。三、本模块问题释疑三、本模块问题释疑1、时序逻辑电路由哪几部分组成？它和组合电路的区别是什么？答：时序逻辑电路由组合电路和存储电路两部分组成。组合逻辑电路在任一时刻的输出信号仅与当时的输入信号有关；而时序逻辑电路还与电路原来的状态有关。时序电路可分为同步时序电路和异步时序电路两大类。2、描述时序电路逻辑功能的方法有哪几种？答：描述时序电路逻辑功能的方法有：状态方程、驱动方程、输出方程、状态表、状态图和时序图。3、什么是状态表、状态图、时序图？答：反映时序逻辑电路的输出Z、次态 Qn+1和电路的输入 X，现态 Qn间对应取值关系的表格称为状态表。反映时序逻辑电路状态转换
3、规律及相应输入、输出取值关系的图形称为状态图。时序图即时序电路的工作波形图。4、状态图怎样构成？答：在状态图中，圆圈及圈内的字母或数字表示电路的各个状态，连线箭头表示状态转换的方向（由现态到次态） 。标在连线一侧的数字表示状态转换前输入信号的取值和输出值。例如已知状态表，请作出状态转换图。答：其对应的状态转换图如下：5、存储电路的作用？答：由于时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路原来的状态有关，因此，时序逻辑电路中必须存储电路，由它将某一时刻之前的电路状态保存下来。6、时序逻辑电路的特点？解：时序逻辑电路的特点如下：a)时序逻辑电路由组合电路和存储电路组成。b
4、)时序逻辑电路中存在反馈，因而电路的工作状态与时间因素相关，即时序电路的输出由电路的输入和电路原来的状态共同决定。7、分析比较同步时序电路和异步时序电路？答：同步时序电路：电路中的触发器均用一个时钟脉冲，在它的统一控制下，各触发器同时翻转，工作的速度较快。异步时序电路：电路中存在多个时钟信号，分别控制不同的触发器，因此，各触发器不是在同一时刻翻转，时间上有先有后，工作速度较慢。8、时序电路按输出与输入的关系如何分类？答：可分为米里型和莫尔型两类。米里型电路的输出是输入变量和电路现状的函数；莫尔型电路的输出仅与电路的现态有关。9、什么是时序逻辑电路的分析？答：根据给定的时序逻辑电路图，通过分析，
5、求出它的输出Z 的变化规律，以及电路状态 Q 的转换规律，进而说明该时序电路的逻辑功能和工作特性。10、 列写状态表的方法？答：先填入电路现态 Qn的所有组合状态以及输入信号X 的所有组合状态，然后根据输出方程及状态方程，逐行填入当前输出Z 的相应值，以及次态 Qn+1的相应值。如下例所示：11、 什么是原始状态图？做图方法？答：直接由要求实现的逻辑功能求得的状态转换图叫做原始状态图。具体做法：a)分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母 SO、S1、表示这些状态。b)分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可求得符合
6、题意的状态图。12、 作出原始状态图？ 设计一个串行数据检测电路，当连续输入3 个或 3 个以上1 时，电路的输出为 1，其它情况下输出为 0。例如：输入X101100111011110 输入Y 000000001000110答：所作出的原始状态图如下：13、 什么是状态等价？如何进行状态化简？答：所谓状态等价，是指在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换，则称这些状态是等价的。凡是等价状态都可以合并。例如S1与 S2等价，可取消 S2并且将 S2出发的所有连线去掉，将指向 S2的连线改而指向 S1。14、 指出下列原始状态转换图中
7、有否等价的状态？答：所得原始状态图中，状态S2和 S3等价。因为它们在输入为1 时输出都为1，且都转换到次态 S3；在输入为 0 时输出都为 0，且都转换到次态 S0。所以它们可以合并为一个状态，合并后的状态用S2表示。15、 选择触发器个数的要求？答：在进行时序逻辑电路设计时，设电路包含M 个状态，则选择触发器的个数为 n，应满足 2n-1N，则需一片 M进制计数器；如果 MN，则需多片 M 进制计数器。46、分析反馈清零法？答：反馈清零法适用于有清零输入端的集成计数器。74161 具有异步清零功能，在其计数过程中，使 RD=0，74161 的输出会立即回到 0000 状态，清零信号消失后，
8、74161 又从 0000 状态开始重新计数。47、分析反馈置数法？答：适用于具有预置数功能的集成计数器。在其计数过程中，将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP 脉冲作用后，计数器从被置入的状态开始重新计数。48、列出 74290 的清零和置位功能端的电平？答：74290 的清零和置位功能端的电平如下：49、列出 7490：二五十进制计数器的输入脉冲和输出状态？答：二五十进制计数器的输入脉冲和输出状态如下：50、用 7290 构成 8 进制计数器，画出电路图。答：其电路图如下：51、用两片 7490 构成 100 进制计数器。答：电路图如下：52
9、、什么是寄有器？答：寄存器是用以暂存二进制代码的逻辑部件，能实现对数据的清除、接收、保存和输出等功能。移位寄存器还有移位功能。53、寄存器与锁存器的区别？答：两者功能一致，区别仅在于寄存器中用边沿触发器，而锁存器中用电平触发器。用哪一种电路寄存信息，取决于触发器信号和数据之间的时间关系。54、数码寄存器和移位寄存器有什么区别？答：数码寄存器只能寄存数据，且只能并行输入和输出数据。移位寄存器不仅能寄存数据，而且能实现数据的左、右移位，其输入和输出数据不仅可并行操作，也可串行操作。55、什么是并行输入、串行输入、并行输出和串行输出？答：并和输入是将整个数码由各位寄存器输入端同时一次输入到寄存器中，
10、并行输出则是由寄存器各位触发器输出端同时输出二进制数的各位值，串行输入是由寄存器的第一位触发器输入端将二进制数码逐位输入到寄存器中，每输入一位则数码在寄存器中向左或向右移一位，直到全部各位输入完毕为止。串行输出则由寄存器末位输出端将数码通过移位的方法逐位移出寄存器。56、分析移位寄有器？答：移位寄存器具有数码的寄存和移位两个功能。若在移位脉冲作用下，寄有器中的数码依次向左移动一位，则称左移。依次向右移动一位，称为右移。既可左移又可右移的称双向移位寄存器。57、移位寄存器的应用？答：移位寄存器的应用如下：b)可进行串行数据和并行数据的互相转换。c)可组成移位型计数器。包括环形计数器和扭环形计数器
11、。58、寄存器有几种工作方式？答：寄存器有两种工作方式：单拍工作方式和双拍工作方式。如下图示。59、双拍工作方式的过程是怎样的？答：工作过程如下：60、请画出一个单项移位寄存器的电路图？答：电路图如下：61、单项移位寄存器有哪些特点？答：单项移位寄存器的特点如下：d)单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。e)n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。f)若串行输入端状态为 0，则n个CP脉冲后，寄存器便被清零。62、(A)试分析下图所示电路，说明它是多
12、少进制的计数器。答：由上图所示电路可知，该计数器是用“反馈清零法 ”构成的。当输出端状态为10101110 时，由与非门输出一个清零信号，使两片74161 同时被清零，计数器又从00000000 状态开始重新计数。由于（10101110）B=（ 174）D，因此该计数器的模M=174。(B)试分析下图所示电路，说明它是多少进制的计数器。答：两片 74161 级连后，输出端共有1616=256 个不同的状态，而在用“反馈置数法 ”构成的上图所示电路中，预置数输入端所加的数据为01010010，它所对应的十进制数是82，说明该电路从01010010 状态开始计数，跳过了82 个状态，因此该计数器的
13、模M=256-82=174。63、画出循环移位寄存器的电路图，有何特点？答：其电路图如下：最后位的输出成为第一位的输入。四、本模块例题详解四、本模块例题详解例 5.1分析图 5.3 所示电路的逻辑功能，检查电路能否自启动。解：解：（1）方程式 时钟方程：CPCPCPCP210驱动方程：（5.1） nnnnnQQJQJQQJ01010102nnnQQKQKK0120101状态方程：（5.2） nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ2010122010121 201011 1010101 0)(状态转换表（见表 5.3） 表表 5.3 例例
14、 5.1 的状态转换真值表的状态转换真值表CPQ2nQ1nQ0nQ2n+1Q1n+1Q0n+110001002100010301000140010001111110211010131011004011010(3)画出状态转换图（见图 5.4） Q2Q1Q0000 100 101 110 111001 010 011 图图 5.4 逻辑电路的状态转换图逻辑电路的状态转换图（4）检查自启动。经查，电路有 111、110、101、011 四个无效状态如图 5.2 所示，电路 能够启动。（5）时序图（见图 5.5）CPQ1Q2Q3图图 5.5 例例 5.1 逻辑电路的时序图逻辑电路的时序图（6）功能说
15、明：图 5.1 逻辑电路是一个同步四进制计数器。 例例 5.2 试分析图 5.6 所示电路，并说明其逻辑功能。 解：（1）驱动方程：(5.3) nnnnQQJQQJJ12313211nnQKQKK131211(2)状态方程： nnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQKQJQ1312333331 31212322221 2111111 1（ 5.4） （3）状态表（见表 5.4）表表 5.4 例例 5.2 的状态表的状态表（4）状态图（见图 5.7）（5）时序图（见图 5.8） （6）功能说明：图 5.6 电路是同步六 进制加法计数器。例例 5.3 试分析图 5.9 所示电路的功能，说明电路是几进制计数器，能否自启动，画出其状态 转换图。解：解：电路由三个 FF 构成，其计数长 度 N8，即电路不会超过 8 进制， 电路下降沿触发的 JK FF 组成， 触发时刻为 CP 的 （1）驱动方程： nnnnQJQQJQJ0202120 nnnnnnQQKQQKQQK012021120（5.5）(2)输出方程： （5.6）nnnQQQY012（3）状态方程：（5.7）nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQQKQJQQQQQQQKQJQ2010222221 210201211111 10120200001
