《SPI接口控制开关及模拟量输出》由会员分享，可在线阅读，更多相关《SPI接口控制开关及模拟量输出（28页珍藏版）》请在金锄头文库上搜索。
1、电电 子子 线线 路路 与与 仿仿 真真 技技 术术 课课 程程 设设 计计 说说 明明 书书题题 目目： SPISPI 接口控制开关及模拟量输出接口控制开关及模拟量输出 系系 部：部： 信息与控制工程学院信息与控制工程学院 专专 业：业： 电子信息工程电子信息工程 班班 级级： 2013 级级 2 班班 学生姓名学生姓名: : AA 学学 号号: 13031340045 指导教师指导教师: 马曰武马曰武 电子线路与仿真技术课程设计说明书22015 年 5 月 24 日电子线路与仿真技术课程设计说明书目目 录录1设计背景 .11.1SPI 的简介 .11.2SPI 的应用与特点 .11.3接口
2、信号.11.4数据传输.21.5时钟极性和时钟相位.32设计任务与要求 .42.1设计任务.42.2设计要求.43设计方案 .44SPI 主机接口设计 .54.1SPI 总线标准 .54.2SPI 主机功能描述 .74.3单片机扩展 SPI 总线的系统框图.74.4单片机 SPI 总线的时序模拟.95从机的接口设计 .95.1从机设计原理.95.274HC595 资料 .105.374HC595 的连接原理图 .135.416 路开关量输出电路 .145.5模拟量输出电路.155.6整体程序框图.156 实验仿真图.167 实验结果分析.167.1 16 路开关量输出电路分析 .167.2 模
3、拟量输出电路.17电子线路与仿真技术课程设计说明书8 结论与体会.17参考文献.19电子线路与仿真技术课程设计说明书1 1 设计设计背景背景1.11.1SPISPI 的简介的简介SPI(Serial Peripheral Interface-串行外设接口)总线系统是一种同步串行外设接口，它可以使 MCU 与各种外围设备以串行方式进行通信以交换信息。SPI 有三个寄存器分别为：控制寄存器 SPCR，状态寄存器 SPSR，数据寄存器 SPDR。外围设备包括 FLASHRAM、网络控制器、LCD 显示驱动器、A/D 转换器和 MCU 等。SPI 总线系统可直接与各个厂家生产的多种标准外围器件直接接口
4、，该接口一般使用 4 条线：串行时钟线（SCLK） 、主机输入/从机输出数据线 MISO、主机输出/从机输入数据线MOSI 和低电平有效的从机选择线 NSS(有的 SPI 接口芯片带有中断信号线 INT、有的SPI 接口芯片没有主机输出/从机输入数据线 MOSI)。1.21.2SPISPI 的应用与特点的应用与特点应用：PI 接口的全称是“Serial Peripheral Interface“，意为串行外围接口,是 Motorola 首先在其 MC68HCXX 系列处理器上定义的。SPI 接口主要应用在EEPROM、FLASH、实时时钟、AD 转换器，还有数字信号处理器和数字信号解码器之间。
5、SPI 接口是在 CPU 和外围低速器件之间进行同步串行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信，数据传输速度总体来说比 I2C 总线要快，速度可达到几 Mbps。特点：SPI 一共有 11 位有用信号，每位信号差分成两个信号用来提高传输抗干扰性，在物理连接上用标准 25 芯 D 型插头座(DB25)传输，因此连线多且复杂，传输距离短，容易出现故障。而 ASI(异步串行接口)用串行传输，只需要一根同轴电缆线，连线简单，传输距离长。缺点：没有指定的流控制，没有应答机制确认是否接收到数据。1.31.3接口信号接口信号（1）MOSI 主器件数据输出，从器件数据输
6、入（2）MISO 主器件数据输入，从器件数据输出（3）SCLK 时钟信号，由主器件产生,最大为 fPCLK/2，从模式频率最大为fCPU/2电子线路与仿真技术课程设计说明书（4）NSS 从器件使能信号，由主器件控制,有的 IC 会标注为 CS(Chip select)在点对点的通信中，SPI 接口不需要进行寻址操作，且为全双工通信，显得简单高效。在多个从器件的系统中，每个从器件需要独立的使能信号，硬件上比 I2C 系统要稍微复杂一些。SPI 接口在内部硬件实际上是两个简单的移位寄存器，传输的数据为 8 位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图 1 所示
7、，在 SCLK 的上升沿上数据改变，同时一位数据被存入移位寄存器。图 1 接口内部硬件连接图串行外设接口 (SPI) 总线是一种运行于全双工模式下的同步串行数据链路。用于在单个主节点和一个或多个从节点之间交换数据。SPI 总线实施简单，仅使用四条数据信号线和控制信号线（请参见图 2） 。图 2 基本的 SPI 总线1.41.4数据传输数据传输数据传输通常会包含一次数据交换。当主节点向从节点发送数据时，从节点也会向主节点发送数据。为此，主节点的内部移位寄存器和从节点被设置成环形（请参见图 3） 。电子线路与仿真技术课程设计说明书图 3 两个移位寄存器形成一个内部芯片环形缓冲器在一个 SPI 时钟
8、周期内，会完成如下操作：（1） 主机通过 MOSI 线发送 1 位数据，从机通过该线读取这 1 位数据；（2） 从机通过 MISO 线发送 1 位数据，主机通过该线读取这 1 位数据；这是通过移位寄存器来实现的。如上图 3 所示，主机和从机各有一个移位寄存器，且二者连接成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器，并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出是，相当于完成了两个寄存器内容的交换。1.51.5时钟极性和时钟相位时钟极性和时钟相位在数据交换之前，主节点和从节点使其内部移位寄存器加载存储器数据。产生时钟信号时，主节点会通过 MOSI 线
9、同步输出其移位寄存器。同时，从节点在 SIMO 处从主节点读取第一位，并将其存储到存储器中，然后通过 SOMI 输出 MSB。主节点会在 MISO 处读取从节点的第一位，并将其存储到存储器中以待稍后处理。整个过程将一直持续，直至交换完所有数据位，然后主节点使时钟空闲并通过 /SS 禁用从节点。除设置时钟频率之外，主节点还会配置相对于数据的时钟极性和时钟相位。这两个选项分别称作 CPOL 和 CPHA，能够允许时钟信号实现 180 度相移且数据延迟半个时钟周期。图 4 显示了相应的时序图。电子线路与仿真技术课程设计说明书图 4 时钟极性和相位的时序图CPOL = 0 时，时钟在逻辑 0 处空闲：
10、如果 CPHA = 0，数据会在 SCK 的上升沿上读取，在下降沿上变化。 如果 CPHA = 1，数据会在 SCK 的下降沿上读取，在上升沿上变化。 CPOL = 1 时，时钟在逻辑高电平处空闲：如果 CPHA = 0，数据会在 SCK 的下降沿上读取，在上升沿上变化。 如果 CPHA = 1，数据会在 SCK 的上升沿上读取，在下降沿上变化。 从节点独立寻址时，主节点必须提供多个从选择信号。该结构一般用在数据采集系统中，其中的多个模数转换器 (ADC) 和数模转换器 (DAC) 都必须单独接入。菊花链式从节点需要主节点提供唯一的从选择信号，因此该结构要求同时启用所有从节点，以确保菊花链内通
11、过所有移位寄存器的数据流不会中断。典型的应用为工业级 I/O 模块中的级联多通道输入串行器和输出驱动器。见图下 5 主节点与独立从节点（左）以及菊花链式从节点（右）进行通信图 5 主节点与独立从节点（左）以及菊花链式从节点（右）进行通信电子线路与仿真技术课程设计说明书在 SPI 操作中，最重要的两项设置就是时钟极性（CPOL 或 UCCKPL）和时钟相位（CPHA 或 UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的 SPI 具有相同的时钟极性和时钟相位。2 2 设计任务与要求设计任务与要求2.12.1设计设计任务任务可以综合到各种 FPGA 的 SPI 主机的设计过程，并给出所有相关的 Verilog HDL程序。SPI 是一种全双工，同步的串行数据通信标准，主要用于微处理器、微控制器、外设之间的通信。采用 SPI 接口
