《数字集成电路综合设计》由会员分享，可在线阅读，更多相关《数字集成电路综合设计（41页珍藏版）》请在金锄头文库上搜索。
1、1专业方向综合课程设计报告摘 要7 人表决器电路是一简单的输入信号检测与处理、产生运算控制信号的逻辑电路。本文详细介绍了依据功能要求进行运算控制电路方案设计的过程，并在此基础上将整体电路分为数据接收模块、数据处理模块、结果显示模块等主要功能模块。电路设计完成后通过 Design Compiler 对电路进行逻辑综合。使用 Tcl 命令编写电路的约束文件，设定约束条件，对电路进行优化以保证设计的功能性，同时生成网表文件、时序报告、面积报告，并进行结果分析。再通过延时文件与顶层文件的激励进行电路功能的时序仿真，分析设计的可行性。再通过 Primetime 对电路进行静态时序分析，得到静态时序报告。
2、最后通过 IC_Compler 对生成的网表进行物理实现，生成GDS II 版图信息。关键词关键词 Design Compiler；Primetime；逻辑综合；静态时序分析；物理实现；2专业方向综合课程设计报告目 录摘 要.1目 录.2引 言.41 总体电路结构设计.51.1 电路功能.51.2 关键功能电路设计.51.3 电路接口.61.4 顶层 TOP 的设计.62 设计约束及脚本.82.1 约束设计.82.2 脚本设计.83 逻辑综合过程.113.1 综合文件.113.2 综合环境.113.3 综合过程.124 结果分析及时序仿真.164.1 时序报告分析.164.2 面积报告分析.194.3 时序仿真.205 静态时序分析及脚本.215.1 静态时序分析.215.2 PrimeTime 进行时序分析的流程.215.3 脚本.225.4 静态时序报告分析.246 物理实现.286.1 物理实现文件.283专业方向综合课程设计报告6.2 物理实现环境.286.3 物理实现过程.296.3.1 Floorplan.296.3.2 placemant.306.3.3 Clock Tree synthesis.306.3.4 Routing.316.3.5 Write Design Out.326.4 报告输出.326.5 LVS 和 DRC.34结 论.35参考文献.
